[發明專利]一種繼電保護裝置多板卡時間同步方法及系統

在審

• 申請號: 202011166867.6
• 申請日: 2020-10-27
• 公開（公告）號: CN112328002A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 王振華;周東杰;呂玄兵;李杰;寇鵬偉;趙會彬;蔡嬈嬈;牟濤;李超;馬志敏;朱付強
• 申請（專利權）人: 許繼集團有限公司;許繼電氣股份有限公司;許昌許繼軟件技術有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12;G06F15/163
• 代理公司: 北京中政聯科專利代理事務所(普通合伙) 11489
• 代理人: 朱曉娟

1.一種繼電保護裝置多板卡時間同步方法，其特征在于，包括如下步驟：

獲取所述多板卡的配置信息；

依據所述配置信息，將一所述板卡設置為主鐘板卡，獲取所述板卡連接的外部對時源類型，將其他所述板卡設置為從鐘板卡；

判斷所述主鐘板卡是否連接有外部對時源；

如所述主鐘板卡與所述外部對時源連接，控制所述主鐘板卡獲取所述外部對時源的時間信息，并將向所述從鐘板卡傳輸自定義時間碼流；

如所述主鐘板卡未與所述外部對時源連接，則控制所述主鐘板卡進行內部守時，并將向所述從鐘板卡傳輸自定義時間碼流。

2.根據權利要求1所述的繼電保護裝置多板卡時間同步方法，其特征在于，

所述外部對時源類型包括：B碼對時、秒脈沖對時和分脈沖對時。

3.根據權利要求1所述的繼電保護裝置多板卡時間同步方法，其特征在于，所述多板卡包括：CPU和FPGA；

所述獲取所述外部對時源類型并控制所述主鐘板卡獲取所述外部對時源的時間信息，包括：

控制所述主鐘板卡的CPU獲取所述配置信息中的所述外部對時源類型；

所述主鐘板卡的FPGA獲取所述CPU中的所述外部對時源類型，依據所述外部對時源類型進行解碼，獲取所述外部對時源的所述時間信息并進行對時。

4.根據權利要求3所述的繼電保護裝置多板卡時間同步方法，其特征在于，所述獲取所述外部對時源的所述時間信息并進行對時，包括：

依據所述外部對時源的所述時間信息，控制所述FPGA在整秒時刻向所述CPU觸發秒脈沖中斷以及具體的時間信息；

控制所述CPU將系統時間在秒脈沖中斷時刻整秒對齊清0，并獲取所述時間信息進行對時。

5.根據權利要求1所述的繼電保護裝置多板卡時間同步方法，其特征在于，所述控制所述主鐘板卡進行內部守時，包括：

控制所述主鐘板卡的所述FPGA通過內部守時模塊生成守時秒脈沖中斷；

控制所述CPU以所述守時秒脈沖中斷為基準整秒對齊；

控制所述FPGA以所述守時秒脈沖中斷為基準向外發送自定義時間碼流。

6.一種繼電保護裝置多板卡時間同步系統，其特征在于，包括：

獲取模塊，其用于獲取所述多板卡的配置信息；

設置模塊，其用于依據所述配置信息，將一所述板卡設置為主鐘板卡，獲取所述板卡連接的外部對時源類型，將其他所述板卡設置為從鐘板卡；

判斷模塊，其用于判斷所述主鐘板卡是否連接有外部對時源；

控制模塊，其用于在所述主鐘板卡與所述外部對時源連接時，控制所述主鐘板卡獲取所述外部對時源的時間信息，并將向所述從鐘板卡傳輸自定義時間碼流；

所述控制模塊還用于在所述主鐘板卡未與所述外部對時源連接時，則控制所述主鐘板卡進行內部守時，并將向所述從鐘板卡傳輸自定義時間碼流。

7.根據權利要求6所述的繼電保護裝置多板卡時間同步系統，其特征在于，

所述外部對時源類型包括：B碼對時、秒脈沖對時和分脈沖對時。

8.根據權利要求6所述的繼電保護裝置多板卡時間同步系統，其特征在于，所述多板卡包括：CPU和FPGA；

所述控制模塊包括：

第一控制單元，其用于控制所述主鐘板卡的CPU獲取所述配置信息中的所述外部對時源類型；

第二控制單元，其用于所述主鐘板卡的FPGA獲取所述CPU中的所述外部對時源類型，依據所述外部對時源類型進行解碼，獲取所述外部對時源的所述時間信息并進行對時。

9.根據權利要求8所述的繼電保護裝置多板卡時間同步系統，其特征在于，所述第二控制單元包括：

第一控制子單元，其用于依據所述外部對時源的所述時間信息，控制所述FPGA在整秒時刻向所述CPU觸發秒脈沖中斷以及具體的時間信息；

第二控制子單元，其用于控制所述CPU將系統時間在秒脈沖中斷時刻整秒對齊清0，并獲取所述時間信息進行對時。

10.根據權利要求6所述的繼電保護裝置多板卡時間同步系統，其特征在于，所述控制模塊還包括：

第三控制單元，其用于控制所述主鐘板卡的所述FPGA通過內部守時模塊生成守時秒脈沖中斷；

第四控制單元，其用于控制所述CPU以所述守時秒脈沖中斷為基準整秒對齊；

第五控制單元，其用于控制所述FPGA以所述守時秒脈沖中斷為基準向外發送自定義時間碼流。