[發明專利]測試結構的制造方法

有效

• 申請號: 202011164356.0
• 申請日: 2020-10-27
• 公開（公告）號: CN112185838B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 張連寶;陳宏;王卉;曹子貴
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種測試結構的制造方法，包括：在半導體襯底上依次形成第一柵介質層和圖形化的光刻膠層，所述圖形化的光刻膠層中具有貫通的開口，所述開口暴露出低壓區及部分冗余區的第一柵介質層；以所述圖形化的光刻膠層為掩膜，刻蝕暴露出的所述第一柵介質層，以暴露出所述低壓區和部分所述冗余區的所述半導體襯底；所述開口能夠將所述圖形化的光刻膠層分斷，并能夠使位于高壓區的圖形化的光刻膠層的尺寸接近于器件單元中的高壓區的圖形化的光刻膠層的尺寸，以及，在刻蝕的過程中，可以使高壓區的所述圖形化的光刻膠層較容易的剝落，由此解決測試結構無法測試圖形化的光刻膠層的剝落造成的損傷，以及無法真實有效的反映晶圓的性能的問題。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種測試結構的制造方法。

背景技術

在晶圓的加工處理工藝中，為了確保晶圓的質量，需要對晶圓執行WAT(WaferAcceptance Test，晶圓可接受性測試)測試。晶圓可接受性測試指的是半導體襯底在完成制程工藝后，針對半導體襯底上的各種測試結構所進行的電性測試。通過對晶圓可接受性測試的測試數據的分析，可以發現半導體制程工藝中的問題，幫助制程工藝進行調整。通常情況下，一個晶圓包括多個器件單元，以及與器件單元區的結構相同的多個測試結構，在對晶圓執行WAT測試時，通過測試結構來測試晶圓各項參數的合格率。

現有的器件單元的制造方法通常包括：第一步驟，提供半導體襯底，所述半導體襯底包括高壓區和低壓區；第二步驟，在所述半導體襯底上形成柵介質層；第三步驟，形成圖形化的光刻膠層，所述圖形化的光刻膠層覆蓋所述高壓區的所述柵介質層；第四步驟，去除所述低壓區的所述柵介質層，暴露出低壓區的半導體襯底，以在后續的工藝中，在所述低壓區的半導體襯底上形成工藝層，以形成器件單元。測試結構可以與所述器件單元同步形成，以通過測試結構測試器件單元的性能。但在上述步驟中，在去除低壓區的柵介質層時，會造成部分高壓區的圖形化的光刻膠層剝落，高壓區的圖形化的光刻膠層剝落以后，會暴露出部分高壓區的柵介質層，因此在去除低壓區的柵介質層的過程中，也會去除部分暴露出的高壓區的柵介質層，由此會對高壓區的柵介質層造成損傷。然而，現有技術的測試結構的制造方法形成的測試結構并不能測試這種圖形化的光刻膠層剝落后的損傷，即現有的測試結構無法真實有效的反映晶圓的性能。

發明內容

本發明的目的在于提供一種測試結構的制造方法，解決測試結構無法測試圖形化的光刻膠層的剝落造成的損傷，以及無法真實有效的反映晶圓的性能的問題。

為解決上述技術問題，本發明提供一種測試結構的制造方法，所述測試結構的制造方法包括：

提供半導體襯底，所述半導體襯底包括高壓區、低壓區和冗余區，所述高壓區和低壓區沿水平方向依次排列，所述冗余區圍繞所述高壓區和所述低壓區設置；

在所述半導體襯底上依次形成第一柵介質層和圖形化的光刻膠層，所述圖形化的光刻膠層中具有貫通的開口，所述開口暴露出所述低壓區及部分所述冗余區的所述第一柵介質層；

以所述圖形化的光刻膠層為掩膜，刻蝕暴露出的所述第一柵介質層，以暴露出所述低壓區和部分所述冗余區的所述半導體襯底；

去除所述圖形化的光刻膠層，暴露出剩余的所述第一柵介質層；

形成依次層疊的第二柵介質層和柵極層，所述第二柵介質層覆蓋剩余的所述第一柵介質層和暴露出的所述半導體襯底；

刻蝕所述柵極層、所述第二柵介質層和所述第一柵介質層，形成第一柵極結構和第二柵極結構，以形成測試結構；其中，所述第一柵極結構形成于所述高壓區的所述半導體襯底上，所述第二柵極結構形成于所述低壓區的所述半導體襯底上。

可選的，在所述的測試結構的制造方法中，所述開口包括位于所述冗余區的第一開口和位于所述低壓區的第二開口，所述第一開口與所述第二開口相間隔。