[發明專利]一種高速ATE測試板及制作方法

在審

• 申請號: 202011162217.4
• 申請日: 2020-10-27
• 公開（公告）號: CN112351600A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 袁凱華;王琪;梁建;羅雄科
• 申請（專利權）人: 上海澤豐半導體科技有限公司
• 主分類號: H05K3/46
• 分類號: H05K3/46;H05K1/11;G01R31/26
• 代理公司: 上海碩力知識產權代理事務所(普通合伙) 31251
• 代理人: 楊用玲

本發明的技術領域為半導體測試領域，提供了一種高速ATE測試板及制作方法，其方法包括步驟：通過導電膠將單層板壓合以及高速過孔形成第一高速子板，以及所述第一高速子板對稱的第二高速子板；將所述第一高速子板和所述第二高速子板進行壓合，并對所述第二高速子板進行外層圖形制作形成高速ATE測試板。通過避免經過“控深鉆孔(背鉆)”的流程，有效地改善了高速ATE測試板高速過孔背鉆加工時引入的背鉆殘樁過長或背鉆偏位問題，也消除了高速性能問題。

技術領域

本發明涉及半導體測試領域，尤指一種高速ATE測試板及制作方法。

背景技術

ATE(Automatic Test Equipment)測試板，是半導體測試板里面的一種，也俗稱Loard Board，負載測試板or負載基板，是半導體測試環節里面用到的一種基板，用于搭載IC在測試機上測試IC相關性能。

隨著67G甚至更高112G的高速傳輸技術和數字無線處理技術的發展，故對ATE測試板在高速方面的可測試性能也提出了更高的要求，除了對ATE測試板本身的材料在高速方面的要求外，更重要的是對高速加工控制的要求。傳統高速ATE測試板在設計過程，如果需要使用到高速信號(如32G及以下)，設計上通常是通孔+控深鉆孔(背鉆)的形式制作，這種方式較為保險，但是由于控深鉆孔(背鉆)的技術受限，因此無法滿足非常好的背鉆殘樁控制。

通常的高速ATE測試板一般是在多層高板厚形成的基礎上，先打通孔，然后通過控深鉆孔(背鉆)的形式制作，將高速環回路徑上多余的銅鉆掉，減少損耗影響，但隨著高速速率的日漸往上，對控深鉆孔(背鉆)的殘樁控制要求也越來越嚴格，需要的殘樁長度越來越小。

現有技術的高速ATE測試板制作流程一般為：內層圖形制作→壓合成多層板→鉆高速過孔→孔金屬化→塞孔→磨板→鉆其他孔→孔金屬化→正常外層圖形制作→表面處理→控深鉆孔(背鉆)→正常剩余流程。

此種方法，針對32G以下的高速測試其是可適用的。當高速需求越來越高時，其對控深鉆孔(背鉆)的要求很高，殘樁長度需要很小，因此，在生產過程中可能會存在以下2點隱患：(1)因為背鉆深度較深，背鉆孔易形成從上到下的偏位，導致底部殘銅較多，增大信號傳輸干擾，損耗偏大(如圖2左邊示例)；(2)同樣因為背鉆深度較深，背鉆孔從上到下的深度未能達到理論背鉆深度，因此底部兩邊的殘銅會嚴重偏多，同樣損耗偏大(如圖2右邊示例)。

發明內容

本發明的目的是提供一種高速ATE測試板及制作方法，該方法通過避免經過“控深鉆孔(背鉆)”的流程，有效地改善了高速ATE測試板高速過孔背鉆加工時引入的背鉆殘樁過長或背鉆偏位問題，也消除了高速性能問題。

本發明提供的技術方案如下：

一種高速ATE測試板制作方法，包括步驟：

通過導電膠將單層板壓合以及高速過孔形成第一高速子板，以及所述第一高速子板對稱的第二高速子板；

將所述第一高速子板和所述第二高速子板進行壓合，并對所述第二高速子板進行外層圖形制作形成高速ATE測試板。

進一步優選地，所述通過導電膠將所述單層板壓合以及高速過孔形成第一高速子板，包括步驟：

對通過導電膠壓合后的所述單層板進行所述高速過孔、過孔金屬化、過孔塞孔、磨板、底層圖形制作形成第一高速子板；

其中，所述單層板為浸潤板。

進一步優選地，所述通過導電膠將所述單層板壓合以及高速過孔形成與所述第一高速子板對稱的所述第二高速子板，具體包括步驟：

在所述第一高速子板上壓合至少一個所述單層板形成預處理的所述第二高速子板；

對預處理的所述第二高速子板和所述第一高速子板進行所述高速過孔、過孔金屬化、通過導電膠進行過孔塞孔、磨板形成第二高速子板。