[發(fā)明專利]芯片封裝結(jié)構(gòu)、芯片封裝方法及數(shù)字隔離器

在審

• 申請(qǐng)?zhí)枺?/td>: 202011158717.0
• 申請(qǐng)日: 2020-10-26
• 公開(kāi)（公告）號(hào): CN112151522A
• 公開(kāi)（公告）日: 2020-12-29
• 發(fā)明（設(shè)計(jì)）人: 解燕旗
• 申請(qǐng)（專利權(quán)）人: 思瑞浦微電子科技（蘇州）股份有限公司
• 主分類號(hào): H01L25/16
• 分類號(hào): H01L25/16;H01L21/48;H01L21/56;H01L23/31;H01L23/495
• 代理公司: 蘇州三英知識(shí)產(chǎn)權(quán)代理有限公司 32412
• 代理人: 周仁青

本發(fā)明揭示了一種芯片封裝結(jié)構(gòu)、芯片封裝方法及數(shù)字隔離器，所述所述芯片封裝結(jié)構(gòu)包括封裝框架及封裝于封裝框架上的合封芯片，所述封裝框架包括分離設(shè)置的第一基島和第二基島，第一基島和第二基島的旁側(cè)對(duì)應(yīng)設(shè)有若干相互分離的第一引腳和第二引腳，合封芯片包括封裝為一體的第一芯片和第二芯片、及重布線層，所述第一芯片和第二芯片分別位于第一基島和第二基島上方，第一芯片與第二芯片通過(guò)重布線層電性連接，第一芯片與第一引腳之間通過(guò)重布線層與第一連接線電性連接，第二芯片與第二引腳之間通過(guò)重布線層與第二連接線電性連接。本發(fā)明提高了封裝結(jié)構(gòu)及器件性能的穩(wěn)定性，降低了常規(guī)打線焊接工藝帶來(lái)的風(fēng)險(xiǎn)，適用于雙芯片數(shù)字隔離器等器件中。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片封裝技術(shù)領(lǐng)域，具體涉及一種芯片封裝結(jié)構(gòu)、芯片封裝方法及數(shù)字隔離器。

背景技術(shù)

在半導(dǎo)體電路封裝結(jié)構(gòu)中，特別是數(shù)字隔離器中，需要將邏輯高電平與邏輯低電平的兩個(gè)芯片合封，兩個(gè)芯片之間需要通過(guò)導(dǎo)線連接起來(lái)，數(shù)字隔離器工作時(shí)，兩個(gè)芯片分別處于不同的電壓域中。

參圖1所示為現(xiàn)有技術(shù)中的芯片封裝結(jié)構(gòu)，其包括封裝框架及兩個(gè)芯片，其中，封裝框架包括分離設(shè)置的第一基島11’和第二基島12’，第一基島11’和第二基島12’的旁側(cè)對(duì)應(yīng)設(shè)有若干相互分離的第一引腳21’和第二引腳22’，第一基島11’上封裝有第一芯片31’，第二基島12’上封裝有第二芯片32’，第一芯片31’和第二芯片32’之間通過(guò)第一連接線41’(中間橋接線)電性連接，第一芯片31’與第一引腳21’之間通過(guò)第二連接線42’電性連接，第二芯片32’與第二引腳22’之間通過(guò)第三連接線43’電性連接。進(jìn)一步地，封裝框架還包括與第一基島11’相連的第一支撐腳111’、及與第二基島12’相連的第二支撐腳121’。

現(xiàn)有技術(shù)的芯片封裝結(jié)構(gòu)中，對(duì)芯片的支撐是通過(guò)一個(gè)支撐腳連接基島，在工藝實(shí)現(xiàn)中，一般會(huì)存在結(jié)構(gòu)不穩(wěn)定導(dǎo)致虛焊，乃至形變的問(wèn)題，進(jìn)而影響封裝工藝及產(chǎn)品性能的穩(wěn)定性。

因此，針對(duì)上述技術(shù)問(wèn)題，有必要提供一種芯片封裝結(jié)構(gòu)、芯片封裝方法及數(shù)字隔離器。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種芯片封裝結(jié)構(gòu)、芯片封裝方法及數(shù)字隔離器，以提升芯片封裝結(jié)構(gòu)的穩(wěn)定性。

為了實(shí)現(xiàn)上述目的，本發(fā)明一實(shí)施例提供的技術(shù)方案如下：

一種芯片封裝結(jié)構(gòu)，所述芯片封裝結(jié)構(gòu)包括封裝框架及封裝于封裝框架上的合封芯片，所述封裝框架包括分離設(shè)置的第一基島和第二基島，第一基島和第二基島的旁側(cè)對(duì)應(yīng)設(shè)有若干相互分離的第一引腳和第二引腳，合封芯片包括封裝為一體的第一芯片和第二芯片、及重布線層，所述第一芯片和第二芯片分別位于第一基島和第二基島上方，第一芯片與第二芯片通過(guò)重布線層電性連接，第一芯片與第一引腳之間通過(guò)重布線層與第一連接線電性連接，第二芯片與第二引腳之間通過(guò)重布線層與第二連接線電性連接。

一實(shí)施例中，所述合封芯片包括：

第一芯片和第二芯片；

封裝體，用于封裝第一芯片和第二芯片，所述第一芯片的上表面和第二芯片的上表面露出至封裝體外部；

第一絕緣層，位于封裝體、第一芯片及第二芯片的上表面上，且第一絕緣層上形成有若干貫穿至第一芯片上表面的第一窗口及若干貫穿至第二芯片上表面的第二窗口；

重布線層，位于第一絕緣層上及第一窗口、第二窗口內(nèi)，重布線層與第一芯片和第二芯片分別電性連接；

第二絕緣層，位于重布線層上。

一實(shí)施例中，所述第二絕緣層上形成有若干貫穿至第一芯片旁側(cè)重布線層上的第三窗口及若干貫穿至第二芯片旁側(cè)重布線層上的第四窗口，所述第一芯片與第一引腳通過(guò)貫穿第三窗口的第一連接線電性連接，第二芯片與第二引腳通過(guò)貫穿第四窗口的第三連接線電性連接。