[發明專利]一種提高光阻圖形線寬量測精度的方法

有效

• 申請號: 202011154107.3
• 申請日: 2020-10-26
• 公開（公告）號: CN112230516B
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 高松;郭曉波;張聰
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F1/44
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明提供一種提高光阻圖形線寬量測精度的方法，光罩上設有測試圖形區，距離測試圖形區邊界1～30μm處設置圖形輔助區；對晶圓進行曝光和顯影晶圓上的測試圖形區與圖形輔助區的位置在光阻以下具有相同的薄膜堆疊；曝光顯影后晶圓上的測試圖形區由光阻圖形構成，晶圓上的圖形輔助區無光阻形成；利用光學測量機臺對測試圖形區及圖形輔助區進行量測，收集測試圖形區及圖形輔助區的光譜數據并進行差分處理，解析只包含光阻圖形的光譜，輸出只包含光阻圖形的線寬數據。本發明利用二者光譜差異確定光阻區只含有光阻圖形的信息，能夠準確的確定光刻層線寬，避免前層薄膜堆疊對光刻層線寬的影響，避免了不必要的誤報警，提高生產能力。

技術領域

本發明涉及半導體技術領域，特別是涉及一種提高光阻圖形線寬量測精度的方法。

背景技術

歷史上第一個晶體管于70年前—1947年12月16日誕生于美國新澤西州的貝爾實驗室(Bell?Laboratories)。從第一個晶體管問世，半導體技術已蓬勃發展了近60年，根據Moore定律即芯片集成度每一年半翻一番，如今仍然保持著強勁的發展勢頭，隨著集成電路由微米級向納米級發展，光刻采用的光波波長也從近紫外(NUV)區間的436nm、365nm波長進入到深紫外(DUV)區間的248nm、193nm波長。目前大部分芯片制造工藝采用193nm光刻技術。隨著技術節點的向前推進，對光刻圖形線寬的把控越來越嚴格。

集成電路制造技術是一個復雜的工藝，技術更新很快。表征集成電路制造技術的一個關鍵參數為最小特征尺寸，即關鍵尺寸(critical?dimenson)，關鍵尺寸的大小從最初的125微米發展到現在的0.028微米，甚至更小，正是由于關鍵尺寸的減小才使得每個芯片上設置百萬個器件成為可能。現有技術中大都通過測量關鍵尺寸的掃描電子顯微鏡(CDSEM)對圖案的關鍵尺寸進行測量，掃描電子顯微技術量測準確但量測速度慢且對光阻損傷較大，光學量測技術量測速度快(約是電子顯微量測技術的～10倍)、對光阻損傷較小但容易受到前層薄膜堆疊的影響，比如前層n，k值的變化會使光學量測線寬的輸出值失真，從而產生誤報警。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種提高光阻圖形線寬量測精度的方法，用于解決現有技術中采用光學量測技術量測光阻圖形線寬的過程中由于受到前層薄膜堆疊的影響，使得光學量測線寬輸出值失真的問題。

為實現上述目的及其他相關目的，本發明提供一種提高光阻圖形線寬量測精度的方法，該方法至少包括以下步驟：

步驟一、提供光罩，所述光罩上設有測試圖形區，在所述光罩上距離所述測試圖形區邊界1～30μm處擺放圖形輔助區；所述圖形輔助區為非圖形區域；

步驟二、利用所述光罩對晶圓進行曝光和顯影，將所述光罩上的所述測試圖形區和圖形輔助區轉移至所述晶圓上，所述晶圓上的所述測試圖形區與所述圖形輔助區的位置在光阻以下具有相同的薄膜堆疊；曝光顯影后所述晶圓上的測試圖形區由光阻圖形構成，所述晶圓上的圖形輔助區無光阻形成；

步驟三、利用光學測量機臺對所述晶圓上的所述測試圖形區以及所述圖形輔助區進行量測，收集所述測試圖形區以及所述圖形輔助區的光譜數據；

步驟四、將收集的所述測試圖形區以及所述圖形輔助區的光譜數據進行差分處理，解析只包含所述光阻圖形的光譜，輸出只包含所述光阻圖形的線寬數據。

優選地，步驟一中的所述測試圖形區作為曝光形成晶圓上的測試器件所用。

優選地，步驟一中所述光罩上分別設有兩個所述測試圖形區和兩個所述圖形輔助區，其中兩個所述測試圖形區為第一、第二測試圖形區；兩個所述圖形輔助區為第一、第二圖形輔助區。

優選地，步驟一中的兩個測試圖形區和兩個圖形輔助區的形狀都為矩形。