[發明專利]只讀式存儲單元及其相關的存儲單元陣列

在審

• 申請號: 202011154014.0
• 申請日: 2020-10-26
• 公開（公告）號: CN112802523A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 孫文堂
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C17/18;H01L27/11521;H01L27/11531;H01L27/11548
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種只讀式存儲單元的存儲單元陣列，包括一第一存儲狀態存儲單元與一第二存儲狀態存儲單元。該第一存儲狀態存儲單元包括：一第一晶體管與一第二晶體管。該第一晶體管連接至一源極線與一字符線。該第二晶體管連接至該第一晶體管與一第一位線。該第二存儲狀態存儲單元包括：一第三晶體管與一第四晶體管。該第三晶體管連接至該源極線與該字符線。該第四晶體管連接至該第三晶體管與一第二位線，該第四晶體管的柵極端連接至該第三晶體管的柵極端。

技術領域

本發明涉及一種非揮發性存儲單元及其相關的存儲單元陣列，且特別是涉及一種只讀式存儲單元及其相關的存儲單元陣列。

背景技術

眾所周知，非揮發性存儲器在斷電之后仍舊可以保存其數據內容。一般來說，當非揮發性存儲器制造完成并出廠后，使用者即可以編程(program)非揮發性存儲器中的存儲單元，進而將數據記錄在非揮發性存儲器的存儲單元。

而根據編程的次數，非揮發性存儲器的存儲單元可進一步區分為：多次編程的存儲單元(multi-time programmable memory cell，簡稱MTP存儲單元)、一次編程的存儲單元(one time programmable memory cell，簡稱OTP存儲單元)或者只讀式存儲單元(read-only memory cell，簡稱ROM存儲單元)。

基本上，使用者可以對MTP存儲單元進行多次的編程，用以多次修改其存儲狀態。而使用者僅可以編程一次OTP存儲單元，一旦OTP存儲器編程完成之后，其存儲狀態將無法修改。而ROM存儲單元于出廠之后，所有的存儲狀態已經被編程在其中，使用者僅能夠讀取ROM存儲單元中的存儲狀態，而無法進行編程。

再者，非揮發性存儲器的存儲單元至少可被編程為二種存儲狀態。舉例來說，第一存儲狀態可產生較小的存儲單元電流(cell current)，第二存儲狀態可產生較大的存儲單元電流。而在讀取動作(read action)時，感測電路(sensing circuit)即可根據存儲單元電流的大小來判斷存儲單元的存儲狀態。基本上，第一存儲狀態可稱為抹除狀態(erasedstate)，第二存儲狀態可稱為編程狀態(programmed state)。

美國專利US6,678,190揭露一種具可編程的單一多晶硅層非揮發性存儲器。請參照圖1A，其所繪示為現有具可編程的單一多晶硅層非揮發性存儲器的存儲單元示意圖；圖1B所繪示為現有具可編程的單一多晶硅層非揮發性存儲器的存儲單元的上視圖；圖1C所繪示為現有具可編程的單一多晶硅層非揮發性存儲器的存儲單元的等效電路圖。

如圖1A至圖1C所示，現有具可編程的單一多晶硅層非揮發性存儲器的存儲單元包括二個串接(serially connected)的p型晶體管。第一p型晶體管作為選擇晶體管(selecttransistor)，第二p型晶體管作為浮動柵晶體管(floating gate transistor)。第一p型晶體管的柵極(select gate)24連接至一選擇柵極電壓(select gate voltage，VSG)，p型源極摻雜區域(p type source doped region)21連接至源極線電壓(source line voltage，VSL)。再者，p型漏極摻雜區域22可視為第一p型晶體管的p型漏極摻雜區域(p type draindoped region)與第二p型晶體管的p型第一摻雜區域相互連接。第二p型晶體管上方包括一浮動柵極26，其p型第二摻雜區域23連接至位線電壓(bit line voltage，VBL)。再者，該二p型晶體管制作于一N型阱區(N-well，NW)其連接至一N型阱區電壓(N-well voltage，VNW)。