[發(fā)明專利]一種地址可控異步緩存器及異步緩存方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011153559.X
• 申請(qǐng)日: 2020-10-26
• 公開（公告）號(hào): CN112199071A
• 公開（公告）日: 2021-01-08
• 發(fā)明（設(shè)計(jì)）人: 鄧明;張磊;汪健;徐書喜;趙忠惠
• 申請(qǐng)（專利權(quán)）人: 中國(guó)兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心
• 主分類號(hào): G06F5/06
• 分類號(hào): G06F5/06;G06F13/16
• 代理公司: 蘇州創(chuàng)元專利商標(biāo)事務(wù)所有限公司 32103
• 代理人: 范晴;丁浩秋

本發(fā)明公開了一種地址可控異步緩存器，在寫時(shí)鐘域，寫單元的數(shù)據(jù)包寫結(jié)束信號(hào)同時(shí)作為寫數(shù)據(jù)和寫使能輸入異步先進(jìn)先出緩存器單元，該異步先進(jìn)先出緩存器單元的讀使能端口固定接高電平，寫結(jié)束信號(hào)從該異步先進(jìn)先出緩存器單元的輸出端輸出并且轉(zhuǎn)換到讀時(shí)鐘域，作為讀時(shí)鐘域的寫數(shù)據(jù)包時(shí)鐘信號(hào)；在讀時(shí)鐘域，從該異步先進(jìn)先出緩存器單元的非空信號(hào)引出至讀單元，讀單元的數(shù)據(jù)包讀結(jié)束信號(hào)和寫時(shí)鐘信號(hào)共同輸入剩余空間計(jì)算單元計(jì)算剩余包數(shù)，寫單元根據(jù)剩余包數(shù)判斷是否繼續(xù)往緩存器寫數(shù)據(jù)包。可以異步讀寫并顯示剩余空間包數(shù)，大大提升電路開發(fā)效率，方便用戶使用。

技術(shù)領(lǐng)域

本發(fā)明涉及一種異步緩存器，具體地涉及一種地址可控異步讀寫并顯示剩余空間包數(shù)的異步緩存器及異步緩存方法。

背景技術(shù)

緩存器是一種先進(jìn)先出的數(shù)據(jù)緩存器，先進(jìn)入的數(shù)據(jù)先從FIFO緩存器中讀出，但與RAM相比沒有外部讀寫地址線，使用比較簡(jiǎn)單，但只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，不能像普通存儲(chǔ)器那樣可以由地址線決定讀取或?qū)懭肽硞€(gè)指定的地址。

緩存器一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸，比如FIFO的一端是AD數(shù)據(jù)采集，另一端為PCI總線，那么在兩個(gè)不同的時(shí)鐘域間就可以采用FIFO來作為數(shù)據(jù)緩沖。另外對(duì)于不同寬度的數(shù)據(jù)接口也可以使用FIFO緩存器，例如單片機(jī)為8位數(shù)據(jù)輸出，而DSP可能是16位數(shù)據(jù)輸入，在單片機(jī)與DSP連接時(shí)就可以使用FIFO緩存器來達(dá)到數(shù)據(jù)匹配的目的。

根據(jù)FIFO工作時(shí)鐘域，可以將FIFO緩存器分為同步FIFO緩存器和異步FIFO緩存器。同步FIFO緩存器是指讀時(shí)鐘和寫時(shí)鐘為同一個(gè)時(shí)鐘，在時(shí)鐘沿來臨時(shí)同時(shí)發(fā)生讀寫操作；異步FIFO緩存器是指讀寫時(shí)鐘不一致，讀寫時(shí)鐘是互相獨(dú)立的。

對(duì)于異步緩存器，目前一般多將FIFO緩存器的深度設(shè)計(jì)成2^N個(gè)地址塊，其中，N為FIFO緩存器的寬度，但實(shí)際應(yīng)用中可能需要的FIFO緩存器的深度往往比2^N小很多，例如：需要的FIFO緩存器的深度為100，但必須使用深度為2^7=128的FIFO緩存器。這樣，會(huì)浪費(fèi)FIFO緩存器的尋址空間，也會(huì)增加FIFO緩存器的占用空間，不利于使得FIFO緩存器的設(shè)備的小型化。

目前，研究存儲(chǔ)器和緩存器的專利有很多，比如專利號(hào)為CN201320608667的《一種異步緩存方法、異步緩存器及集成電路》中提供了一種深度任意的偶數(shù)個(gè)地址塊的異步緩存器，能夠使異步緩存器的深度更加符合需求，避免使用大深度異步緩存器時(shí)，浪費(fèi)較多尋址空間，并且結(jié)構(gòu)簡(jiǎn)單，易于電路實(shí)現(xiàn)，盡可能的減小了異步緩存器的尺寸，更加利于使用異步緩存器的設(shè)備的小型化，但是無(wú)法查到剩余包數(shù)，不方便用戶使用。專利號(hào)為US2020125443A1的《FAST PAGE CONTINUOUS READ》公開了一種存儲(chǔ)設(shè)備，包括：包括多個(gè)位線的存儲(chǔ)陣列；耦合到具有頁(yè)寬的多個(gè)位線的頁(yè)緩沖區(qū)；I/O數(shù)據(jù)單元的輸入/輸出接口，其I/O寬度小于所述頁(yè)寬的緩存，但都為F緩存讀寫算法設(shè)計(jì)，目前沒還有查到剩余包數(shù)可視的緩存電路。本發(fā)明因此而來。

發(fā)明內(nèi)容

針對(duì)上述存在的技術(shù)問題，本發(fā)明目的是：提供了一種地址可控可以異步讀寫并顯示剩余空間包數(shù)的異步緩存器，采用異步FIFO加異步雙端口RAM的方式，用戶可以寫入多包數(shù)據(jù)后再異步讀取，每包數(shù)據(jù)的長(zhǎng)度可在零和緩存固定包長(zhǎng)之間。緩存電路會(huì)在每次讀寫一包數(shù)據(jù)后更新當(dāng)前緩存剩余可用的包數(shù)。并且用戶不需要在寫數(shù)據(jù)前自己計(jì)算寫數(shù)據(jù)在緩存內(nèi)存放的地址，只需從零累加，大大提升電路開發(fā)效率，方便用戶使用。

本發(fā)明的技術(shù)方案是：

一種地址可控異步緩存器，包括：

一先入先出寄存器，用于存放包隨路信息；

一異步真雙端口RAM，用于存放緩存數(shù)據(jù)；

一地址計(jì)算單元，用于計(jì)算數(shù)據(jù)寫RAM地址；

一異步先進(jìn)先出緩存器單元，用于將數(shù)據(jù)包變換時(shí)鐘域，包括寫時(shí)鐘域和讀時(shí)鐘域；