[發明專利]一種地址可控異步緩存器及異步緩存方法

在審

• 申請號: 202011153559.X
• 申請日: 2020-10-26
• 公開（公告）號: CN112199071A
• 公開（公告）日: 2021-01-08
• 發明（設計）人: 鄧明;張磊;汪健;徐書喜;趙忠惠
• 申請（專利權）人: 中國兵器工業集團第二一四研究所蘇州研發中心
• 主分類號: G06F5/06
• 分類號: G06F5/06;G06F13/16
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴;丁浩秋

1.一種地址可控異步緩存器，其特征在于，包括：

一先入先出寄存器，用于存放包隨路信息；

一異步真雙端口RAM，用于存放緩存數據；

一地址計算單元，用于計算數據寫RAM地址；

一異步先進先出緩存器單元，用于將數據包變換時鐘域，包括寫時鐘域和讀時鐘域；

一剩余空間計算單元，用于計算剩余包數。

2.根據權利要求1所述的地址可控異步緩存器，其特征在于，在寫時鐘域，寫單元的數據包寫結束信號同時作為寫數據和寫使能輸入異步先進先出緩存器單元，該異步先進先出緩存器單元的讀使能端口固定接高電平，寫結束信號從該異步先進先出緩存器單元的輸出端輸出并且轉換到讀時鐘域，作為讀時鐘域的寫數據包時鐘信號；

在讀時鐘域，從該異步先進先出緩存器單元的非空信號引出至讀單元，讀單元的數據包讀結束信號和寫時鐘信號共同輸入剩余空間計算單元計算剩余包數，寫單元根據剩余包數判斷是否繼續往緩存器寫數據包；

寫結束信號輸入地址計算單元，每個寫結束信號觸發寫RAM的基地址累加，得到每一包數據寫RAM的基地址，再與寫單元的寫數據地址相加，得到寫數據總線數據，并寫入RAM的地址；

當寫結束信號拉高時，將包隨路信息寫入先入先出寄存器中，在讀結束信號拉高時從INFO_FIFO中讀出包隨路信息。

3.根據權利要求1所述的地址可控異步緩存器，其特征在于，所述剩余空間計算單元在讀時鐘域的每個讀時鐘上升沿刷新剩余包數，其計算方式為：剩余包數復位初始值，時鐘上升沿時，若寫數據包時鐘信號為高電平，讀結束信號為低電平，則剩余包數減1，若寫數據包時鐘信號為低電平，讀結束信號為高電平，則剩余包數加1，若時鐘上升沿時刻寫數據包時鐘信號和讀結束信號同為高電平或低電平，則剩余包數保持不變。

4.根據權利要求1所述的地址可控異步緩存器，其特征在于，所述RAM的深度為N*M，將RAM劃分為N個單元塊，每個單元塊存入一數據包，每一數據包的包長通過參數設置為從0至M的任意值。

5.根據權利要求1所述的地址可控異步緩存器，其特征在于，當寫口寫數據時，通過寫地址總線、寫數據總線、寫使能信號和寫結束信號線進行控制，當一次寫多包數據時，則連續寫入包信息，發送數據；緩存中數據包數不為零時，讀口讀取數據。

6.根據權利要求4所述的地址可控異步緩存器，其特征在于，當設置寫數據的最大包長為M，寫口要寫入數據時，將寫使能拉高，并開始在寫數據總線上傳輸有效數據，每一數據包的寫地址從低地址累加到高地址，或亂序傳輸，寫數據總線和寫使能線經過時鐘延遲單元與地址計算單元在時序上對齊后，存入異步真雙端口RAM。

7.一種地址可控異步緩存方法，其特征在于，包括以下步驟：

S01：在寫時鐘域，寫單元的數據包寫結束信號同時作為寫數據和寫使能輸入異步先進先出緩存器單元，該異步先進先出緩存器單元的讀使能端口固定接高電平，寫結束信號從該異步先進先出緩存器單元的輸出端輸出并且轉換到讀時鐘域，作為讀時鐘域的寫數據包時鐘信號；寫結束信號輸入地址計算單元，每個寫結束信號觸發寫RAM的基地址累加，得到每一包數據寫RAM的基地址，再與寫單元的寫數據地址相加，得到寫數據總線數據，并寫入RAM的地址；當寫結束信號拉高時，將包隨路信息寫入先入先出寄存器中，在讀結束信號拉高時從INFO_FIFO中讀出包隨路信息；

S02：在讀時鐘域，從該異步先進先出緩存器單元的非空信號引出至讀單元，讀單元的數據包讀結束信號和寫時鐘信號共同輸入剩余空間計算單元計算剩余包數，寫單元根據剩余包數判斷是否繼續往緩存器寫數據包。

8.根據權利要求7所述的地址可控異步緩存方法，其特征在于，所述剩余空間計算單元在讀時鐘域的每個讀時鐘上升沿刷新剩余包數，其計算方式為：剩余包數復位初始值，時鐘上升沿時，若寫數據包時鐘信號為高電平，讀結束信號為低電平，則剩余包數減1，若寫數據包時鐘信號為低電平，讀結束信號為高電平，則剩余包數加1，若時鐘上升沿時刻寫數據包時鐘信號和讀結束信號同為高電平或低電平，則剩余包數保持不變。