[發明專利]一種對芯片表面開槽的方法及芯片在審
| 申請號: | 202011140415.0 | 申請日: | 2020-10-22 |
| 公開(公告)號: | CN112259453A | 公開(公告)日: | 2021-01-22 |
| 發明(設計)人: | 嚴立巍;文鍾;符德榮 | 申請(專利權)人: | 紹興同芯成集成電路有限公司 |
| 主分類號: | H01L21/308 | 分類號: | H01L21/308 |
| 代理公司: | 北京同輝知識產權代理事務所(普通合伙) 11357 | 代理人: | 王依 |
| 地址: | 312000 浙江省紹興市越城區*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 芯片 表面 開槽 方法 | ||
1.一種對芯片表面開槽的方法,其特征在于,包括:
在芯片表面預設位置設置多個掩膜結構,在每兩個掩膜結構之間均設置一個溝槽,所述溝槽包括第一溝槽和第二溝槽,且所述第一溝槽和所述第二溝槽依次交替設置,其中,所述掩膜結構之間的寬度為曝光設備的曝光極限。
2.根據權利要求1所述的方法,其特征在于,
所述第一溝槽寬度大于所述第二溝槽寬度,且所述第一溝槽寬度為曝光設備的曝光極限,所述第二溝槽的寬度加上所述第二溝槽與所述第一溝槽之間的間隔寬度等于所述曝光極限。
3.根據權利要求1所述的方法,其特征在于,
所述第一溝槽寬度等于所述第二溝槽寬度,且所述第一溝槽寬度、所述第二溝槽寬度加上所述第二溝槽與所述第一溝槽之間的間隔寬度等于兩個所述曝光極限。
4.根據權利要求1所述的方法,其特征在于,所述在芯片表面預設位置設置多個掩膜結構,包括:
在所述芯片表面對應所述第一溝槽位置設置側壁,在所述側壁的兩側設置所述掩膜結構。
5.根據權利要求4所述的方法,其特征在于,在所述側壁的兩側設置所述掩膜結構,包括:
對所述芯片表面進行氧化處理,生成第一預設厚度的第一保護膜;
刻蝕所述第一保護膜,保留所述側壁兩側的第一保護膜;
對所述芯片表面沉積第二預設厚度的第二保護膜,刻蝕所述第二保護膜,保留所述第一保護膜上的第二保護膜,得到所述掩膜結構。
6.根據權利要求5所述的方法,其特征在于,
所述第一保護膜為氧化硅保護膜;
所述第二保護膜為氮化硅保護膜。
7.根據權利要求5所述的方法,其特征在于,所述刻蝕所述第一保護膜,保留所述側壁兩側的第一保護膜,包括:
在所述第一保護膜上沉積顯影劑,通過顯影定義圖案,并通過黃光工藝刻蝕所述第一保護膜,保留所述側壁兩側的預定寬度的第一保護膜。
8.根據權利要求1-7中任意一項所述的方法,其特征在于,在芯片表面預設位置設置多個掩膜結構之后,在每兩個掩膜結構之間均設置一個溝槽之前,所述方法還包括:
按照預設承載電壓能力對所述第一溝槽的兩側壁位置或者所述第一溝槽的一側壁位置,以及對所述第二溝槽的兩側壁位置或者所述第二溝槽的一側壁位置,進行各向同性蝕刻,形成底切結構。
9.根據權利要求8所述的方法,其特征在于,在每兩個掩膜結構之間均設置一個溝槽之后,所述方法還包括:
利用所述掩膜結構對底切處理后的芯片基底部位、以及所述側壁位置處的芯片基底進行刻蝕,得到所述第一溝槽和所述第二溝槽,并去除掩膜結構。
10.一種芯片,其特征在于,所述芯片為采用權利要求1-9中任一項所述的對芯片表面開槽的方法制備得到。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于紹興同芯成集成電路有限公司,未經紹興同芯成集成電路有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011140415.0/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





