[發明專利]支持USB和GPIO轉換的系統級芯片及通信方法

有效

• 申請號: 202011138669.9
• 申請日: 2020-10-22
• 公開（公告）號: CN112256616B
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 趙井坤;趙方亮;崔明章;孫莉莉;賈瑞華
• 申請（專利權）人: 廣東高云半導體科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F15/78
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

1.一種支持USB和GPIO轉換的系統級芯片，其特征在于，所述系統級芯片集成有MCU模塊、FPGA模塊、總線系統、USB接口以及GPIO接口，所述USB接口和所述GPIO接口均利用所述FPGA模塊的硬件邏輯資源配置，所述系統級芯片還具有橋接系統，所述橋接系統連接所述USB接口和GPIO接口，用于在所述MCU模塊的控制下，實現所述USB接口和所述GPIO接口之間的數據格式轉換；

所述MCU模塊被配置為：通過所述USB接口接收上位機下發的數據請求，并基于所述數據請求控制所述USB接口、所述GPIO接口以及所述橋接系統工作，實現所述USB接口連接的上位機和所述GPIO接口連接的下位機之間的數據交互；

所述MCU模塊通過所述總線系統連接所述橋接系統，并通過所述橋接系統分時控制所述USB接口和所述GPIO接口，以分別獲取USB串行數據和GPIO并行數據，所述MCU模塊還通過所述橋接系統向所述USB接口或所述GPIO接口發送所述總線系統上傳輸的數據。

2.如權利要求1所述的系統級芯片，其特征在于，所述橋接系統包括：

第一編解碼單元，所述第一編解碼單元用于對來自所述USB接口的USB串行數據進行解碼并發送至所述總線系統，以及對所述總線系統上的數據編碼后發送給所述USB接口。

3.如權利要求1所述的系統級芯片，其特征在于，所述橋接系統包括：

第二編解碼單元，所述第二編解碼單元用于對來自所述GPIO接口的GPIO并行數據進行解碼并發送至所述總線系統，以及對所述總線系統上的數據編碼后發送給所述GPIO接口。

4.如權利要求1所述的系統級芯片，其特征在于，所述橋接系統包括：

并串/串并轉換單元，所述并串/串并轉換單元用于對所述總線系統上要發送給所述USB接口的數據進行并行轉串行轉換，以及對所述總線系統上要發送給所述GPIO接口的數據進行串行轉并行的轉換。

5.如權利要求1所述的系統級芯片，其特征在于，所述系統級芯片采用所述FPGA模塊的IP核來實現所述USB接口。

6.如權利要求1所述的系統級芯片，其特征在于，所述系統級芯片采用所述FPGA模塊的輸入輸出緩存器來實現所述GPIO接口。

7.如權利要求1所述的系統級芯片，其特征在于，所述系統級芯片還包括存儲系統，所述存儲系統包括只讀存儲器和隨機存取存儲器，所述只讀存儲器采用所述FPGA模塊的IP核來實現，所述隨機存取存儲器采用所述FPGA模塊的塊隨機存儲器來實現。

8.如權利要求1所述的系統級芯片，其特征在于，所述系統級芯片還包括利用所述FPGA模塊的資源實現的時鐘和復位系統，所述時鐘和復位系統由所述MCU模塊和所述FPGA模塊共享。

9.一種通信方法，其特征在于，采用如權利要求1至8任一項所述的系統級芯片，其中，所述USB接口用于連接上位機，所述GPIO接口用于連接下位機，所述通信方法包括以下步驟：

所述上位機通過所述USB接口向所述MCU模塊發送讀寫請求；

所述MCU模塊通過所述USB接口接收所述讀寫請求，并判斷所述上位機要求讀數據還是寫數據，然后控制所述橋接系統、所述USB接口以及所述GPIO接口的工作，以實現所述USB接口和所述GPIO接口之間的數據交互；

其中，若所述上位機要求讀數據，則所述MCU模塊控制所述GPIO接口，通過所述GPIO接口獲取所述下位機的GPIO并行數據、經所述橋接系統處理后在所述總線系統上傳輸，然后所述MCU模塊控制所述USB接口，使所述總線系統上傳輸的數據經所述橋接系統和所述USB接口處理為USB串行數據并發送給所述上位機；

若所述上位機要求寫數據，則所述MCU模塊控制所述USB接口，通過所述USB接口獲取所述上位機的USB串行數據、經所述橋接系統處理后在所述總線系統上傳輸，然后所述MCU模塊控制所述GPIO接口，使所述總線系統上傳輸的數據經所述橋接系統和所述GPIO接口處理為GPIO并行數據并發送給所述下位機。