[發明專利]支持USB和GPIO轉換的系統級芯片及通信方法

有效

• 申請號: 202011138669.9
• 申請日: 2020-10-22
• 公開（公告）號: CN112256616B
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 趙井坤;趙方亮;崔明章;孫莉莉;賈瑞華
• 申請（專利權）人: 廣東高云半導體科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F15/78
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本發明涉及一種支持USB和GPIO轉換的系統級芯片及一種通信方法。所述系統級芯片集成有MCU模塊、FPGA模塊、總線系統、USB接口以及GPIO接口，所述USB接口和GPIO接口均利用FPGA模塊的硬件邏輯資源配置，所述系統級芯片還具有連接USB接口和GPIO接口的橋接系統，用于在MCU模塊的控制下實現USB接口和GPIO接口之間的數據格式轉換。所述系統級芯片兼顧MCU和FPGA的功能和優勢，有助于滿足多樣化的系統功能性要求，并且，通過設置所述橋接系統，避免了使用USB轉GPIO專用控制芯片產生的設計復雜性，使用戶設計更為靈活，并且成本較低。所述方法采用上述系統級芯片進行通信。

技術領域

本發明涉及FPGA應用領域，尤其涉及一種支持USB和GPIO轉換的系統級芯片及一種通信方法。

背景技術

傳統FPGA(Field Programmable GateArray，現場可編程門陣列)和CPU(中央處理器)分立器件的功能和性能越來越難以滿足日益龐大、多樣化的數據處理需求，為了滿足性能、可擴展以及集成的要求，業界提出了綜合FPGA和CPU優勢的基于FPGA和MCU(Micro-controller Unit，微控制器)實現的系統級芯片(SoC，也稱為片上系統)架構。MCU(微控制器)通常側重于I/O接口的數量和可編程存儲器的大小，適用于大量的輸入輸出(I/O)操作的場合，但其處理能力和I/O資源有限；FPGA有著豐富的I/O資源，以其固有的可編程性和并行處理的特點十分適合于中高端的控制系統應用。MCU如何利用FPGA的I/O資源以及處理優勢已成為一個技術熱點。

對于基于FPGA和MCU設計的系統級芯片，為了與不同種類的外部設備連接，所述系統級芯片需要配置不同類型的接口，但是，如果需要在不同接口的外部設備之間建立連接，目前的設計需要配置專用的轉接口控制器(或控制芯片)實現，成本高，而且限制了用戶設計的靈活度。

發明內容

本發明提出了一種支持USB和GPIO轉換的系統級芯片，可以優化系統級芯片性能，降低成本，同時避免使用專用控制芯片導致的設計復雜性。本發明另外提出一種通信方法，采用了所述支持USB和GPIO轉換的系統級芯片。

本發明提出的支持USB和GPIO轉換的系統級芯片，所述系統級芯片集成有MCU模塊、FPGA模塊、總線系統、USB接口以及GPIO接口，所述USB接口和所述GPIO接口均利用所述FPGA模塊的硬件邏輯資源配置，所述系統級芯片還具有橋接系統，所述橋接系統連接所述USB接口和GPIO接口，用于在所述MCU模塊的控制下，實現所述USB接口和所述GPIO接口之間的數據格式轉換。

可選的，所述MCU模塊通過所述總線系統連接所述橋接系統，并通過所述橋接系統分時控制所述USB接口和所述GPIO接口，以分別獲取USB串行數據和GPIO并行數據，所述MCU模塊還通過所述橋接系統向所述USB接口或所述GPIO接口發送所述總線系統上傳輸的數據。

可選的，所述橋接系統包括：

第一編解碼單元，所述第一編解碼單元用于對來自所述USB接口的USB串行數據進行解碼并發送至所述總線系統，以及對所述總線系統上的數據編碼后發送給所述USB接口。

可選的，所述橋接系統包括：

第二編解碼單元，所述第二編解碼單元用于對來自所述GPIO接口的GPIO并行數據進行解碼并發送至所述總線系統，以及對所述總線系統上的數據編碼后發送給所述GPIO接口。

可選的，所述橋接系統還包括：

并串/串并轉換單元，所述并串/串并轉換單元用于對發送給所述USB接口的數據進行并行轉串行轉換，以及對發送給所述GPIO接口的數據進行串行轉并行的轉換。

可選的，所述系統級芯片采用所述FPGA模塊中的IP核來實現所述USB接口。