[發明專利]3D存儲器件及其制造方法

在審

• 申請號: 202011138054.6
• 申請日: 2020-10-22
• 公開（公告）號: CN112289803A
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 劉隆冬;張珍珍;曾最新;黃海輝;周穎
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;岳丹丹

公開了一種3D存儲器件及其制造方法，包括：在襯底表面形成第一蝕刻停止層；在所述第一蝕刻停止層上形成第一絕緣疊層結構，所述第一絕緣疊層結構包括交替堆疊的多個層間絕緣層和犧牲層；形成貫穿所述第一絕緣疊層結構的多個第一通道孔，其中，所述第一通道孔延伸至所述第一蝕刻停止層的表面；沿著多個第一通道孔刻蝕去除第一蝕刻停止層從而形成多個第一溝道孔，其中，所述第一溝道孔延伸至所述襯底中，以及在所述第一溝道孔中形成溝道柱。本申請通過在襯底的表面形成的第一蝕刻停止層，在形成第一溝道孔時，采用第一蝕刻停止層限制蝕刻過程，保證了形成的第一溝道孔底部的溝槽深度的均勻性。

技術領域

本發明涉及存儲器件技術領域，特別涉及一種3D存儲器件及其制造方法。

背景技術

存儲器件的存儲密度的提高與半導體制造工藝的進步密切相關。隨著半導體制造工藝的特征尺寸越來越小，存儲器件的存儲密度越來越高。為了進一步提高存儲密度，已經開發出三維結構的存儲器件(即，3D存儲器件)。3D存儲器件包括沿著垂直方向堆疊的多個存儲單元，在單位面積的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D NAND工藝中，溝道孔決定了存儲層的形成及其電學性能，是最關鍵的一道工藝。高深寬比的溝道孔通常都是通過常溫(20-80℃)等離子干法刻蝕來實現，將氮化硅/氧化硅堆疊層刻蝕開停在硅襯底上，形成大小均一，溝槽深度均勻的溝道孔。但隨著氮化硅/氧化硅堆疊層數的增加，刻蝕越來越困難，刻蝕的時間也不斷變長，成本增加。而采用低溫刻蝕(-30℃)工藝具有更快的刻蝕速度和更高的底部CD/頂部CD比。其主要缺點是對硅襯底的刻蝕選擇比較差，導致形成的溝道孔的溝槽深度不均勻，如圖1中的方框10中所示。溝槽深度不均勻會導致外延生長的外延層高度不一，進而影響電性。

期望進一步改進3D存儲器件的結構及其制造方法，以控制溝道孔的蝕刻過程，從而提高3D存儲器件的良率和可靠性。

發明內容

鑒于上述問題，本發明的目的在于提供一種3D存儲器件及其制造方法，通過在襯底表面增加第一蝕刻停止層，從而控制溝道孔的蝕刻過程，提高溝道孔的溝槽深度的均勻性。

根據本發明的一方面，提供一種3D存儲器件的制造方法，包括：在襯底表面形成第一蝕刻停止層；在所述第一蝕刻停止層上形成第一絕緣疊層結構，所述第一絕緣疊層結構包括交替堆疊的多個層間絕緣層和犧牲層；形成貫穿所述第一絕緣疊層結構的多個第一通道孔，其中，所述第一通道孔延伸至所述第一蝕刻停止層的表面；沿著多個第一通道孔刻蝕去除第一蝕刻停止層從而形成多個第一溝道孔，其中，所述第一溝道孔延伸至所述襯底中，以及在所述第一溝道孔中形成溝道柱。

可選地，在形成多個第一溝道孔和在所述第一溝道孔中形成溝道柱的步驟之間，還包括：在所述第一溝道孔中沉積第三犧牲層；在所述第一絕緣疊層結構的表面形成第二蝕刻停止層；在所述第二蝕刻停止層的表面形成第二絕緣疊層結構；形成貫穿所述第二絕緣疊層結構的多個第三通道孔，其中，所述第三通道孔延伸至所述第二蝕刻停止層的表面；沿著多個第三通道孔刻蝕去除第二蝕刻停止層從而形成多個第二溝道孔，其中，所述第二溝道孔暴露所述第三犧牲層的表面。

可選地，沿著多個第一通道孔刻蝕去除第一蝕刻停止層從而形成多個第一溝道孔的步驟包括：去除所述第一通道孔底部的所述第一蝕刻停止層，形成暴露所述襯底第二通道孔。去除部分所述第二通道孔底部的所述襯底，形成延伸至所述襯底中第一溝道孔。

可選地，所述第一蝕刻停止層和所述第二蝕刻停止層的材料為氧化鋁。

可選地，采用氣相蝕刻去除所述第一蝕刻停止層。

可選地，沿著多個第三通道孔刻蝕去除第二蝕刻停止層從而形成多個第二溝道孔的步驟之后，還包括：去除所述第一溝道孔中的所述第三犧牲層。

可選地，在所述溝道孔中形成溝道柱的步驟之后，還包括：在所述絕緣疊層結構中形成柵線縫隙；經由所述柵線縫隙將所述絕緣疊層結構置換為柵疊層結構。