[發(fā)明專(zhuān)利]內(nèi)容可尋址存儲(chǔ)器、陣列及處理器系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202011135344.5
• 申請(qǐng)日: 2020-10-21
• 公開(kāi)（公告）號(hào): CN112259147B
• 公開(kāi)（公告）日: 2021-09-10
• 發(fā)明（設(shè)計(jì)）人: 楊昌楷;黃瑞鋒
• 申請(qǐng)（專(zhuān)利權(quán)）人: 海光信息技術(shù)股份有限公司
• 主分類(lèi)號(hào): G11C15/04
• 分類(lèi)號(hào): G11C15/04
• 代理公司: 北京超凡宏宇專(zhuān)利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 鐘揚(yáng)飛

本申請(qǐng)?zhí)峁┮环N內(nèi)容可尋址存儲(chǔ)器、陣列及處理器系統(tǒng)，包括存儲(chǔ)單元和比較單元，兩者連接；存儲(chǔ)單元包括互補(bǔ)的第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)；四個(gè)開(kāi)關(guān)包括：第一開(kāi)關(guān)、第二開(kāi)關(guān)、第三開(kāi)關(guān)以及第四開(kāi)關(guān)，第一開(kāi)關(guān)與第二開(kāi)關(guān)串聯(lián)于電源與匹配線之間，第一開(kāi)關(guān)的控制端與SL線連接，第二開(kāi)關(guān)的控制端與第一存儲(chǔ)節(jié)點(diǎn)連接；第三開(kāi)關(guān)與第四開(kāi)關(guān)串聯(lián)于電源與匹配線之間，第三開(kāi)關(guān)的控制端與SLB線連接，第四開(kāi)關(guān)的控制端與第二存儲(chǔ)節(jié)點(diǎn)連接，其中，SL線與SLB線互補(bǔ)。由于四個(gè)開(kāi)關(guān)中，至少一個(gè)開(kāi)關(guān)為電流導(dǎo)通能力可調(diào)節(jié)的PMOS管，與現(xiàn)有技術(shù)相比，可以在電源與匹配線之間的兩條通路的一條處于導(dǎo)通狀態(tài)時(shí)，更加快速地傳輸電流，減少了比較過(guò)程所耗費(fèi)的時(shí)長(zhǎng)。

技術(shù)領(lǐng)域

本申請(qǐng)涉及集成電路領(lǐng)域，具體而言，涉及一種內(nèi)容可尋址存儲(chǔ)器、陣列及處理器系統(tǒng)。

背景技術(shù)

CPU訪問(wèn)內(nèi)存的速度與CPU核心運(yùn)行速度存在著較大的差異，CPU核心的運(yùn)行速度遠(yuǎn)高于CPU訪問(wèn)內(nèi)存的速度。為了提高CPU訪問(wèn)速度，可以設(shè)置高速緩存。高速緩存設(shè)置在僅次于CPU寄存器的位置，高速緩存的讀寫(xiě)速度接近處理器的頻率，但高速緩存的容量小于內(nèi)存。

為了減少對(duì)高速緩存的存儲(chǔ)空間的占用，CPU需要將虛擬地址轉(zhuǎn)換為占用存儲(chǔ)空間更小的物理地址。在將虛擬地址轉(zhuǎn)換為物理地址的過(guò)程中，需要進(jìn)行從轉(zhuǎn)換后援緩沖器(Translation Lookaside Buffer，簡(jiǎn)稱(chēng)TLB)獲取的部分虛擬地址與從地址總線獲取的虛擬地址的對(duì)應(yīng)位之間的比較。上述比較過(guò)程發(fā)生在內(nèi)容可尋址存儲(chǔ)器(content-addressable memory，簡(jiǎn)稱(chēng)CAM)。

CAM通過(guò)包括四個(gè)NMOS管的比較單元執(zhí)行上述的比較過(guò)程。然而，NMOS管的電流導(dǎo)通能力是固定的，因此，導(dǎo)致從TLB獲取的虛擬地址的部分地址，與從地址總線獲取虛擬地址的部分地址的比較過(guò)程所耗費(fèi)的時(shí)長(zhǎng)是固定的。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例的目的在于提供一種內(nèi)容可尋址存儲(chǔ)器、陣列及處理器系統(tǒng)，用以改善現(xiàn)有技術(shù)中比較過(guò)程耗費(fèi)的時(shí)長(zhǎng)固定的問(wèn)題。

第一方面，本申請(qǐng)實(shí)施例提供了一種內(nèi)容可尋址存儲(chǔ)器，包括存儲(chǔ)單元和與所述存儲(chǔ)單元對(duì)應(yīng)的比較單元，所述存儲(chǔ)單元與所述比較單元連接；所述存儲(chǔ)單元包括互補(bǔ)的第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)，所述第一存儲(chǔ)節(jié)點(diǎn)用于存儲(chǔ)從轉(zhuǎn)換后援緩沖器TLB獲取的地址信息；所述比較單元包括四個(gè)開(kāi)關(guān)，所述四個(gè)開(kāi)關(guān)的開(kāi)關(guān)特性相同，所述四個(gè)開(kāi)關(guān)中的至少一個(gè)開(kāi)關(guān)為電流導(dǎo)通能力可調(diào)節(jié)的PMOS管；所述四個(gè)開(kāi)關(guān)包括：第一開(kāi)關(guān)、第二開(kāi)關(guān)、第三開(kāi)關(guān)以及第四開(kāi)關(guān)，所述第一開(kāi)關(guān)的連通端與所述第二開(kāi)關(guān)的連通端串聯(lián)于電源與匹配線之間，所述第一開(kāi)關(guān)的控制端與SL線連接，所述第二開(kāi)關(guān)的控制端與所述第一存儲(chǔ)節(jié)點(diǎn)連接，其中，所述SL線經(jīng)反相器與地址總線連接，所述地址總線用于輸出地址信息；所述第三開(kāi)關(guān)的連通端與所述第四開(kāi)關(guān)的連通端串聯(lián)于所述電源與所述匹配線之間，所述第三開(kāi)關(guān)的控制端與SLB線連接，所述第四開(kāi)關(guān)的控制端與第二存儲(chǔ)節(jié)點(diǎn)連接，其中，所述SL線與所述SLB線互補(bǔ)。

在上述的實(shí)施方式中，四個(gè)開(kāi)關(guān)中的第一開(kāi)關(guān)與第二開(kāi)關(guān)串聯(lián)于電源和匹配線之間，第一開(kāi)關(guān)的控制端與SL線連接，SL線經(jīng)反相器與輸出地址信息的地址總線連接，第二開(kāi)關(guān)的控制端與第一存儲(chǔ)節(jié)點(diǎn)連接，可以根據(jù)第一開(kāi)關(guān)、第二開(kāi)關(guān)的導(dǎo)通或斷開(kāi)來(lái)判斷第一存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)的地址位與地址總線輸出的地址位是否相同。若上述兩個(gè)地址位相同，由于SL線與地址總線之間連接了反相器，因此第一開(kāi)關(guān)與第二開(kāi)關(guān)中一個(gè)導(dǎo)通，一個(gè)斷開(kāi)；第三開(kāi)關(guān)與第四開(kāi)關(guān)中一個(gè)斷開(kāi)，一個(gè)導(dǎo)通，使得電源與匹配線之間的兩條通路均斷開(kāi)，匹配線為低電平。若上述兩個(gè)地址位不同，由于SL線與地址總線之間連接了反相器，因此第一開(kāi)關(guān)與第二開(kāi)關(guān)同時(shí)導(dǎo)通或同時(shí)斷開(kāi)，即使第一開(kāi)關(guān)與第二開(kāi)關(guān)同時(shí)斷開(kāi)，但相應(yīng)的，第三開(kāi)關(guān)與第四開(kāi)關(guān)會(huì)處于同時(shí)導(dǎo)通的狀態(tài)，即電源與匹配線之間的兩條通路總有一條處于導(dǎo)通狀態(tài)，匹配線為高電平。由于四個(gè)開(kāi)關(guān)中，至少一個(gè)開(kāi)關(guān)為電流導(dǎo)通能力可調(diào)節(jié)的PMOS管，與現(xiàn)有技術(shù)相比，可以在電源與匹配線之間的兩條通路的一條處于導(dǎo)通狀態(tài)時(shí)，更加快速地傳輸電流，減少了比較過(guò)程所耗費(fèi)的時(shí)長(zhǎng)。