[發(fā)明專利]一種FPGA架構的防止數(shù)據(jù)阻塞方法、裝置、設備和介質

有效

• 申請?zhí)枺?/td>: 202011132959.2
• 申請日: 2020-10-21
• 公開（公告）號: CN112235163B
• 公開（公告）日: 2021-12-07
• 發(fā)明（設計）人: 張文帥;劉明星;余波;魏榮超;水璇璇;徐孝芬;諶志強;陳起;趙洋;汪亨
• 申請（專利權）人: 中國核動力研究設計院
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04L12/801
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 張超

本發(fā)明提供的一種FPGA架構的防止數(shù)據(jù)阻塞方法、裝置、設備和介質，該方法通過通道動態(tài)開閉方法對待判斷數(shù)據(jù)通道進行檢測，將打開的通道作為有效數(shù)據(jù)通道，排除關閉的通道，使得不需要對每一個數(shù)據(jù)通道都進行輪詢，僅對打開的通道進行輪詢，有效減少輪詢處理的數(shù)據(jù)量，緩解數(shù)據(jù)阻塞。然后選取其中一個有效數(shù)據(jù)通道的數(shù)據(jù)進行輪詢，并通過超時預判方法對數(shù)據(jù)進行判斷，當數(shù)據(jù)存在異常，則直接對下一有效數(shù)據(jù)通道的數(shù)據(jù)進行輪詢，并重復執(zhí)行通過超時預判方法對數(shù)據(jù)進行判斷的步驟，直至所有有效數(shù)據(jù)通道完成輪詢結束，已排除存在異常的數(shù)據(jù)，不對異常的數(shù)據(jù)進行輪詢，減少輪詢處理的數(shù)據(jù)量，緩解數(shù)據(jù)阻塞，保證核電廠安全DCS平臺的數(shù)據(jù)的安全穩(wěn)定性。

技術領域

本發(fā)明涉及安全級數(shù)字化控制技術領域，具體涉及一種FPGA架構的防止數(shù)據(jù)阻塞方法、裝置、設備和介質。

背景技術

核電廠安全級DCS平臺是包含多個功能站的綜合平臺，各個功能站之間的信息交互是通過通信模塊來完成，一個通信模塊會匯聚不同功能站的數(shù)據(jù)，數(shù)據(jù)之間傳輸介質采用光纖接口。目前，在通信模塊全FPGA的架構下，一般采用輪詢模式處理多路匯聚的數(shù)據(jù)，輪詢模式并沒有考慮多路匯聚同時到來且不同通道數(shù)據(jù)千差萬別的影響，而且輪詢模式會造成數(shù)據(jù)阻塞，從而造成數(shù)據(jù)丟包。同時因為硬件光接口的物理特性和外界環(huán)境的變化（比如光照對裸露的光接口的影響）也會造成錯誤數(shù)據(jù)信息的產生從而阻塞通道數(shù)據(jù)的收發(fā)。因此，輪詢機制并不能解決多功能站數(shù)據(jù)匯聚造成的阻塞現(xiàn)象，也難以滿足核電廠安全DCS平臺對通信安全可靠的要求。

發(fā)明內容

本發(fā)明要解決的技術問題是如何解決多功能站數(shù)據(jù)匯聚造成的阻塞現(xiàn)象，以提高核電廠安全DCS平臺數(shù)據(jù)的安全穩(wěn)定性和可靠性，本發(fā)明提供一種FPGA架構的防止數(shù)據(jù)阻塞方法、裝置、設備和介質，以對多功能站產生的多路數(shù)據(jù)進行處理，防止數(shù)據(jù)阻塞，保證核電廠安全DCS平臺的數(shù)據(jù)的安全穩(wěn)定性。

本發(fā)明通過下述技術方案實現(xiàn)：

一種FPGA架構的防止數(shù)據(jù)阻塞方法，包括：

通過通道動態(tài)開閉方法對待判斷數(shù)據(jù)通道進行檢測，獲取有效數(shù)據(jù)通道；

選取其中一個有效數(shù)據(jù)通道的數(shù)據(jù)進行輪詢，并通過超時預判方法對所述數(shù)據(jù)進行判斷；

當所述數(shù)據(jù)存在異常，則直接對下一有效數(shù)據(jù)通道的數(shù)據(jù)進行輪詢，并重復執(zhí)行通過超時預判方法對所述數(shù)據(jù)進行判斷的步驟，直至所有有效數(shù)據(jù)通道完成輪詢結束。

進一步地，所述通過通道動態(tài)開閉方法對待判斷數(shù)據(jù)通道進行檢測，獲取有效數(shù)據(jù)通道，包括：

解析初始化配置命令，當所述初始化配置命令為打開時，則將對應的數(shù)據(jù)通道作為待判斷數(shù)據(jù)通道；

實時檢測待判斷數(shù)據(jù)通道的外部鏈路，當所述外部鏈路異常時，則關閉對應的所述待判斷數(shù)據(jù)通道，并實時響應所述待判斷數(shù)據(jù)通道的配置命令，實時檢測所述待判斷數(shù)據(jù)通道的外部鏈路；

當所述待判斷數(shù)據(jù)通道的配置命令為打開或所述待判斷數(shù)據(jù)通道的外部鏈路為恢復正常，則將所述待判斷數(shù)據(jù)通道作為有效數(shù)據(jù)通道。

進一步地，所述FPGA架構的防止數(shù)據(jù)阻塞方法還包括：

當所述外部鏈路異常時，則上報所述外部鏈路異常的情況；

基于所述外部鏈路異常的情況，調用鏈路異常恢復腳本對所述外部鏈路異常進行恢復處理。

進一步地，所述通過超時預判方法對所述數(shù)據(jù)進行判斷，包括：

根據(jù)幀首和幀尾對所述數(shù)據(jù)進行劃分，獲取待檢測數(shù)據(jù)包；

獲取預設數(shù)據(jù)包發(fā)送周期，并將所述預設數(shù)據(jù)包發(fā)送周期作為間隔周期；

獲取預設數(shù)據(jù)包發(fā)送長度，并基于所述預設數(shù)據(jù)包發(fā)送長度和模塊時鐘計算接收完成一個待檢測數(shù)據(jù)包的接收時長；