[發(fā)明專利]一種FPGA架構(gòu)的防止數(shù)據(jù)阻塞方法、裝置、設(shè)備和介質(zhì)

有效

• 申請?zhí)枺?/td>: 202011132959.2
• 申請日: 2020-10-21
• 公開（公告）號: CN112235163B
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計）人: 張文帥;劉明星;余波;魏榮超;水璇璇;徐孝芬;諶志強;陳起;趙洋;汪亨
• 申請（專利權(quán)）人: 中國核動力研究設(shè)計院
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04L12/801
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 張超

1.一種FPGA架構(gòu)的防止數(shù)據(jù)阻塞方法，其特征在于，包括：

通過通道動態(tài)開閉方法對待判斷數(shù)據(jù)通道進行檢測，獲取有效數(shù)據(jù)通道；

選取其中一個有效數(shù)據(jù)通道的數(shù)據(jù)進行輪詢，并通過超時預(yù)判方法對所述數(shù)據(jù)進行判斷；

當(dāng)所述數(shù)據(jù)存在異常，則直接對下一有效數(shù)據(jù)通道的數(shù)據(jù)進行輪詢，并重復(fù)執(zhí)行通過超時預(yù)判方法對所述數(shù)據(jù)進行判斷的步驟，直至所有有效數(shù)據(jù)通道完成輪詢結(jié)束；

其中，所述通過通道動態(tài)開閉方法對待判斷數(shù)據(jù)通道進行檢測，獲取有效數(shù)據(jù)通道，包括：

解析初始化配置命令，當(dāng)所述初始化配置命令為打開時，則將對應(yīng)的數(shù)據(jù)通道作為待判斷數(shù)據(jù)通道；

實時檢測待判斷數(shù)據(jù)通道的外部鏈路，當(dāng)所述外部鏈路異常時，則關(guān)閉對應(yīng)的所述待判斷數(shù)據(jù)通道，并實時響應(yīng)所述待判斷數(shù)據(jù)通道的配置命令，實時檢測所述待判斷數(shù)據(jù)通道的外部鏈路；

當(dāng)所述待判斷數(shù)據(jù)通道的配置命令為打開或所述待判斷數(shù)據(jù)通道的外部鏈路為恢復(fù)正常，則將所述待判斷數(shù)據(jù)通道作為有效數(shù)據(jù)通道；

所述通過超時預(yù)判方法對所述數(shù)據(jù)進行判斷，包括：

根據(jù)幀首和幀尾對所述數(shù)據(jù)進行劃分，獲取待檢測數(shù)據(jù)包；

獲取預(yù)設(shè)數(shù)據(jù)包發(fā)送周期，并將所述預(yù)設(shè)數(shù)據(jù)包發(fā)送周期作為間隔周期；

獲取預(yù)設(shè)數(shù)據(jù)包發(fā)送長度，并基于所述預(yù)設(shè)數(shù)據(jù)包發(fā)送長度和模塊時鐘計算接收完成一個待檢測數(shù)據(jù)包的接收時長；

基于所述間隔周期和所述接收時長計算預(yù)留時長；

基于所述間隔周期、所述發(fā)送長度、所述接收時長和所述預(yù)留時長對所述數(shù)據(jù)進行判斷。

2.根據(jù)權(quán)利要求1所述的一種FPGA架構(gòu)的防止數(shù)據(jù)阻塞方法，其特征在于，所述FPGA架構(gòu)的防止數(shù)據(jù)阻塞方法還包括：

當(dāng)所述外部鏈路異常時，則上報所述外部鏈路異常的情況；

基于所述外部鏈路異常的情況，調(diào)用鏈路異常恢復(fù)腳本對所述外部鏈路異常進行恢復(fù)處理。

3.根據(jù)權(quán)利要求1所述的一種FPGA架構(gòu)的防止數(shù)據(jù)阻塞方法，其特征在于，所述基于所述間隔周期、所述發(fā)送長度、所述接收時長和所述預(yù)留時長對所述數(shù)據(jù)進行判斷，包括：

當(dāng)所述接收時長超過所述間隔周期，則判斷所述數(shù)據(jù)存在異常；

當(dāng)所述接收時長超過所述預(yù)留時長，則判斷所述數(shù)據(jù)存在異常；

當(dāng)所述發(fā)送長度超過預(yù)設(shè)最大長度，則判斷所述數(shù)據(jù)存在異常。

4.根據(jù)權(quán)利要求1所述的一種FPGA架構(gòu)的防止數(shù)據(jù)阻塞方法，其特征在于，所述通過超時預(yù)判方法對所述數(shù)據(jù)進行判斷還包括：

檢測所述數(shù)據(jù)是否存在幀首，若所述數(shù)據(jù)不存在幀首，則判斷所述數(shù)據(jù)存在異常。