[發明專利]減小高容量非型閃存面積的方法、電路、存儲介質及終端在審
| 申請號： | 202011132629.3 | 申請日： | 2020-10-21 |
| 公開（公告）號： | CN111968695A | 公開（公告）日： | 2020-11-20 |
| 發明（設計）人： | 溫靖康;髙益;王振彪 | 申請（專利權）人： | 深圳市芯天下技術有限公司 |
| 主分類號： | G11C16/26 | 分類號： | G11C16/26;G11C7/10 |
| 代理公司： | 佛山市海融科創知識產權代理事務所(普通合伙) 44377 | 代理人： | 陳志超;唐敏珊 |
| 地址： | 518000 廣東省深圳市龍崗區橫*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 減小 容量 閃存 面積 方法 電路 存儲 介質 終端 | ||
1.一種減小高容量非型閃存面積的方法，其特征在于，具體包括以下步驟：
讀取NOR Flash內的靈敏放大器的數據；
通過與所述靈敏放大器對應的數據鎖存器對讀取的所述數據進行鎖存；
通過支持三態的數據輸出緩沖器將所述數據鎖存器鎖存的數據進行緩存。
2.一種采用如權利要求1所述的減小高容量非型閃存面積的方法的電路，其特征在于，包括：
用于存儲數據的靈敏放大器；
用于鎖存數據的數據鎖存器；
用于緩存數據的數據輸出緩沖器；
讀取靈敏放大器內的數據，通過與所述靈敏放大器對應的數據鎖存器對讀取的所述數據進行鎖存，再通過支持三態的數據輸出緩沖器將所述數據鎖存器鎖存的數據進行緩存，最后輸出至數字邏輯電路。
3.根據權利要求2所述的電路，其特征在于，所述數據輸出緩沖器采用三態數據輸出緩沖器。
4.根據權利要求2所述的電路，其特征在于，所述數據輸出緩沖器的輸出端連接在一起。
5.根據權利要求2所述的電路，其特征在于，所述靈敏放大器、數據鎖存器和數據輸出緩沖器設置的數量一致且一一對應連接。
6.一種存儲介質，其特征在于，所述存儲介質中存儲有計算機程序，當所述計算機程序在計算機上運行時，使得所述計算機執行權利要求1所述的方法。
7.一種終端設備，其特征在于，包括處理器和存儲器，所述存儲器中存儲有計算機程序，所述處理器通過調用所述存儲器中存儲的所述計算機程序，用于執行權利要求1所述的方法。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于深圳市芯天下技術有限公司，未經深圳市芯天下技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011132629.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：基于多平臺樣本的數據分類方法及裝置
- 下一篇：一種數據包管理方法及裝置
