[發(fā)明專利]減小高容量非型閃存面積的方法、電路、存儲(chǔ)介質(zhì)及終端

在審

• 申請(qǐng)?zhí)枺?/td>: 202011132629.3
• 申請(qǐng)日: 2020-10-21
• 公開（公告）號(hào): CN111968695A
• 公開（公告）日: 2020-11-20
• 發(fā)明（設(shè)計(jì)）人: 溫靖康;髙益;王振彪
• 申請(qǐng)（專利權(quán)）人: 深圳市芯天下技術(shù)有限公司
• 主分類號(hào): G11C16/26
• 分類號(hào): G11C16/26;G11C7/10
• 代理公司: 佛山市海融科創(chuàng)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

本發(fā)明公開了一種減小高容量非型閃存面積的方法、電路、存儲(chǔ)介質(zhì)及終端，通過讀取靈敏放大器的數(shù)據(jù)，然后經(jīng)過各自數(shù)據(jù)鎖存器進(jìn)行鎖存，再經(jīng)過一個(gè)可以支持三態(tài)的數(shù)據(jù)輸出緩沖器對(duì)數(shù)據(jù)進(jìn)行緩存，因?yàn)榭梢灾С秩龖B(tài)，數(shù)據(jù)輸出緩沖器的輸出可以連接在一起，使橫穿芯片水平方向的數(shù)據(jù)連線急劇減少，在減小高容量NOR Flash芯片面積的同時(shí)降低了芯片在晶圓制造端的成本。

技術(shù)領(lǐng)域

本發(fā)明涉及電路技術(shù)領(lǐng)域，尤其涉及的是一種減小高容量非型閃存面積的方法、電路、存儲(chǔ)介質(zhì)及終端。

背景技術(shù)

在NOR Flash芯片設(shè)計(jì)過程中，需要考慮封裝的可行性，芯片晶元的寬長(zhǎng)比或者長(zhǎng)寬比一般不能大于2.5:1，圖1是存儲(chǔ)容量為64Mbit，32Mbit，16Mbit和8Mbit串行NOR Flash芯片的主要模塊對(duì)應(yīng)的版圖示意圖。

從圖1可以看出，當(dāng)串行NOR Flash的存儲(chǔ)容量小于等于64Mbit時(shí)，64Mbit容量以下的串行NOR Flash都可以使用相同的架構(gòu)，芯片晶元的寬長(zhǎng)比和長(zhǎng)寬比都小于2.5:1，滿足封裝的要求。

但是，存儲(chǔ)容量為128Mbit或以上的串行NOR Flash顯然不能使用圖1的架構(gòu)（如果使用圖1的架構(gòu)，長(zhǎng)寬比接近5:1，不適合量產(chǎn)封裝，封裝打線的可靠性得不到保障，從而影響芯片的功能和性能）。圖2是128Mbit 串行NOR Flash的主要模塊對(duì)應(yīng)的版圖示意圖。

因?yàn)槊恳粋€(gè)8Mbit的存儲(chǔ)塊的寬度較長(zhǎng)（65nm工藝為1350um左右），如果圖2中的左邊存儲(chǔ)快（8Mbit-0～8Mbit-7）和右邊存儲(chǔ)塊（8Mbit-8～8Mbit-15）復(fù)用相同的靈敏放大器的話，對(duì)于最左邊的存儲(chǔ)單元和最右邊的存儲(chǔ)單元來說，存儲(chǔ)單元連接到靈敏放大器的金屬走線相差很大，預(yù)計(jì)相差3000um（如圖3示意圖所示），這會(huì)導(dǎo)致數(shù)據(jù)讀取過程中最左邊和最右邊存儲(chǔ)單元特性差異大，在時(shí)鐘頻率較高時(shí)，甚至可能會(huì)導(dǎo)致數(shù)據(jù)讀錯(cuò)。

因?yàn)橥鈬鷶?shù)字邏輯電路需要從數(shù)據(jù)鎖存器中取走數(shù)據(jù)經(jīng)過處理再輸出到芯片的IO管腳上，所以數(shù)據(jù)鎖存器可以左右靈敏放大器復(fù)用，但是需要增加左右靈敏放大器和數(shù)據(jù)鎖存器之間的數(shù)據(jù)連線，以左右各128個(gè)靈敏放大器為例，左右各128個(gè)靈敏放大器對(duì)應(yīng)128個(gè)數(shù)據(jù)鎖存器，左右各128個(gè)靈敏放大器到128個(gè)數(shù)據(jù)鎖存器的之間橫穿芯片水平方向的數(shù)據(jù)連線總共256根（128x2，請(qǐng)參照?qǐng)D4示意圖），在65nm NOR Flash工藝節(jié)點(diǎn)上看，這些走線占用的走線通道約66um，約占65nm 128Mbit串行NOR Flash芯片面積的2.2%，增加了128Mbit 串行NOR Flash 2.2%的芯片面積，直接提高了芯片在晶圓制造端的成本。

因此，如何減小高容量NOR Flash芯片面積，以降低芯片在晶圓制造端的成本十分必要。

因此，現(xiàn)有的技術(shù)還有待于改進(jìn)和發(fā)展。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種減小高容量非型閃存面積的方法、電路、存儲(chǔ)介質(zhì)及終端，可以減小高容量NOR Flash芯片面積，以降低芯片在晶圓制造端的成本。

本發(fā)明的技術(shù)方案如下：一種減小高容量非型閃存面積的方法，其中，具體包括以下步驟：

讀取NOR Flash內(nèi)的靈敏放大器的數(shù)據(jù)；

通過與所述靈敏放大器對(duì)應(yīng)的數(shù)據(jù)鎖存器對(duì)讀取的所述數(shù)據(jù)進(jìn)行鎖存；

通過支持三態(tài)的數(shù)據(jù)輸出緩沖器將所述數(shù)據(jù)鎖存器鎖存的數(shù)據(jù)進(jìn)行緩存。

一種采用如上述所述的減小高容量非型閃存面積的方法的電路，其中，包括：

用于存儲(chǔ)數(shù)據(jù)的靈敏放大器；

用于鎖存數(shù)據(jù)的數(shù)據(jù)鎖存器；

用于緩存數(shù)據(jù)的數(shù)據(jù)輸出緩沖器；