[發(fā)明專利]高功率機(jī)器學(xué)習(xí)ASIC中使用指令速率限制的功率節(jié)流機(jī)制

在審

• 申請?zhí)枺?/td>: 202011131012.X
• 申請日: 2020-10-21
• 公開（公告）號: CN112232521A
• 公開（公告）日: 2021-01-15
• 發(fā)明（設(shè)計(jì)）人: 甘后樂;托馬斯·詹姆斯·諾里;格雷戈里·西濟(jì)科夫;喬治斯·康斯塔迪尼迪斯
• 申請（專利權(quán)）人: 谷歌有限責(zé)任公司
• 主分類號: G06N20/00
• 分類號: G06N20/00
• 代理公司: 中原信達(dá)知識產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 周亞榮;鄧聰惠

本公開涉及高功率機(jī)器學(xué)習(xí)ASIC中使用指令速率限制的功率節(jié)流機(jī)制。一種系統(tǒng)包含機(jī)器學(xué)習(xí)ASIC和電源單元。所述電源單元和ASIC被配置為通過在ASIC和電源單元上的專用引腳進(jìn)行數(shù)據(jù)通信。所述電源單元檢測ASIC的當(dāng)前功耗。在確定已經(jīng)滿足閾值狀態(tài)時，所述電源單元響應(yīng)于該狀態(tài)向ASIC發(fā)送數(shù)字信號。所述ASIC包含同步器，該同步器將數(shù)字信號同步為與ASIC的內(nèi)部時鐘頻率一致。芯片管理器對所述同步信號和其它信號進(jìn)行處理，以生成節(jié)流掩碼。所述節(jié)流掩碼被發(fā)送到ASIC的定序器，然后該定序器基于所述掩碼限制到ASIC的處理單元中的指令流。這轉(zhuǎn)而限制了由ASIC消耗的功率。

技術(shù)領(lǐng)域

本公開涉及高功率機(jī)器學(xué)習(xí)ASIC中使用指令速率限制的功率節(jié)流機(jī)制。

背景技術(shù)

隨著機(jī)器學(xué)習(xí)(machine learning，ML)應(yīng)用的使用增加，對被配置成處理這些應(yīng)用的ASIC的需求也在增加。然而，由于ASIC被設(shè)計(jì)來處理的應(yīng)用不斷演進(jìn)，為特定應(yīng)用進(jìn)行設(shè)計(jì)、測試和制造ASIC的時間周期很短，因?yàn)樘L的延遲可能導(dǎo)致所述ASIC過時。而且，ASIC被設(shè)計(jì)來用于其中的系統(tǒng)通常是在所述ASIC的設(shè)計(jì)和制作之前被設(shè)計(jì)和制造的。雖然所述系統(tǒng)的設(shè)計(jì)和制造可以考慮關(guān)于所述ASIC的操作參數(shù)的估計(jì)(諸如所述ASIC所需的功率量)，但是這些估計(jì)可能與所述ASIC的實(shí)際操作參數(shù)顯著不同。

在ASIC的功率需求超出系統(tǒng)的供應(yīng)能力的情況下，所述ASIC的持續(xù)操作可能會產(chǎn)生所述ASIC或電源將過熱的風(fēng)險，從而潛在地?fù)p壞所述系統(tǒng)和/或ASIC。為了避免這些風(fēng)險，當(dāng)由所述ASIC抽取的功率超過所述電源可以安全處理的水平時，所述電源可以停止向ASIC供應(yīng)功率。關(guān)斷ASIC可能會導(dǎo)致正在由ML-ASIC執(zhí)行的作業(yè)丟失、系統(tǒng)計(jì)算能力的可用性降低以及計(jì)算時間的浪費(fèi)，這限制了所述ASIC的可用性。

發(fā)明內(nèi)容

本技術(shù)的一方面提供了一種系統(tǒng)，所述系統(tǒng)包括：集成電路(IC)管芯；電壓調(diào)節(jié)器；所述電壓調(diào)節(jié)器通過感測線路連接到所述IC管芯，所述電壓調(diào)節(jié)器被配置成測量所述感測線路上的電流負(fù)載、確定所述電流負(fù)載是否滿足指示過電流狀態(tài)的閾值水平、以及在確定存在過電流狀態(tài)時向所述IC管芯提供指示過電流狀態(tài)的信號；所述IC管芯被配置為響應(yīng)于接收到指示過電流狀態(tài)的信號，根據(jù)節(jié)流掩碼來限制所述IC管芯的處理速率，其中所述節(jié)流掩碼限制要由所述IC管芯中的一個或多個處理器處理的數(shù)據(jù)的速率。

本技術(shù)的另一方面提供了一種系統(tǒng)，該系統(tǒng)包括以下的任意組合：集成電路(IC)管芯；電壓調(diào)節(jié)器；所述電壓調(diào)節(jié)器通過感測線路連接到所述IC管芯，所述電壓調(diào)節(jié)器被配置為測量所述感測線路上的電流負(fù)載、確定所述電流負(fù)載是否滿足指示過電流狀態(tài)的閾值水平、以及在確定存在過電流狀態(tài)時向所述IC管芯提供指示過電流狀態(tài)的信號；所述IC管芯被配置為響應(yīng)于接收到指示過電流狀態(tài)的信號，根據(jù)節(jié)流掩碼來限制所述IC管芯的處理速率，其中所述節(jié)流掩碼限制要由所述IC管芯中的一個或多個處理器處理的數(shù)據(jù)的速率；專用通信線路，該專用通信線路用于通信傳送指示過電流狀態(tài)的信號；定序器，該定序器被配置成接收指示過電流狀態(tài)的信號；所述定序器被配置為將接收的指示過電流狀態(tài)的信號與IC管芯的內(nèi)部時鐘同步；芯片管理器，該芯片管理器被配置成生成節(jié)流掩碼；所述節(jié)流掩碼基于指示過電流狀態(tài)的信號；該定序器被配置成根據(jù)所述節(jié)流掩碼來限制一個或多個處理器的處理速率；所述電壓調(diào)節(jié)器被配置成測量所述IC管芯處的電流負(fù)載；所述電壓調(diào)節(jié)器被配置成測量所述處理速率的電流負(fù)載是否是被限制；所述電壓調(diào)節(jié)器被配置成在電壓調(diào)節(jié)器確定所述過電流狀態(tài)不再滿足所述閾值水平時提供第二信號。

本技術(shù)的另一方面提供了一種調(diào)節(jié)集成電路(IC)的功率使用的方法，該方法包括：通過電壓調(diào)節(jié)器測量電流負(fù)載；由所述電壓調(diào)節(jié)器確定所述電流負(fù)載滿足指示過電流狀態(tài)的閾值水平；由所述電壓調(diào)節(jié)器向所述IC管芯提供指示過電流狀態(tài)的信號；響應(yīng)于所接收的信號，根據(jù)節(jié)流掩碼限制所述IC管芯的處理速率，所述節(jié)流掩碼限制要由所述IC管芯中的一個或多個處理器處理的數(shù)據(jù)的速率。