[發(fā)明專利]高功率機器學習ASIC中使用指令速率限制的功率節(jié)流機制

在審

• 申請?zhí)枺?/td>: 202011131012.X
• 申請日: 2020-10-21
• 公開（公告）號: CN112232521A
• 公開（公告）日: 2021-01-15
• 發(fā)明（設計）人: 甘后樂;托馬斯·詹姆斯·諾里;格雷戈里·西濟科夫;喬治斯·康斯塔迪尼迪斯
• 申請（專利權）人: 谷歌有限責任公司
• 主分類號: G06N20/00
• 分類號: G06N20/00
• 代理公司: 中原信達知識產(chǎn)權代理有限責任公司 11219
• 代理人: 周亞榮;鄧聰惠

1.一種調(diào)節(jié)集成電路的功率使用的方法，包括：

通過電壓調(diào)節(jié)器測量電流負載；

由所述電壓調(diào)節(jié)器確定所述電流負載滿足指示過電流狀態(tài)的閾值水平；

由所述電壓調(diào)節(jié)器向所述集成電路提供指示所述過電流狀態(tài)的信號；

響應于所述集成電路接收到的所述信號，根據(jù)節(jié)流掩碼限制所述集成電路的處理速率，所述節(jié)流掩碼限制要由所述集成電路中的一個或多個處理器處理的數(shù)據(jù)的速率。

2.根據(jù)權利要求1所述的方法，其中指示所述過電流狀態(tài)的所述信號是通過專用通信線路提供給所述集成電路的。

3.根據(jù)權利要求2所述的方法，其中所述電壓調(diào)節(jié)器向所述集成電路的定序器提供指示所述過電流狀態(tài)的所述信號。

4.根據(jù)權利要求3所述的方法，其中所述定序器被配置為將指示所述過電流狀態(tài)的所述信號與所述集成電路的內(nèi)部時鐘同步。

5.根據(jù)權利要求1所述的方法，其中所述節(jié)流掩碼是由所述集成電路的芯片管理器生成的。

6.根據(jù)權利要求5所述的方法，其中所述節(jié)流掩碼是基于指示所述過電流狀態(tài)的所述信號的。

7.根據(jù)權利要求5所述的方法，其中所述集成電路的定序器根據(jù)所述節(jié)流掩碼來限制所述一個或多個處理器的處理速率。

8.根據(jù)權利要求1所述的方法，其中所述電壓調(diào)節(jié)器測量所述集成電路處的電流負載。

9.根據(jù)權利要求1所述的方法，還包括由所述電壓調(diào)節(jié)器來測量所述處理速率的電流負載是否被限制。

10.根據(jù)權利要求9所述的方法，還包括：

在確定所述過電流狀態(tài)不再存在時，由所述電壓調(diào)節(jié)器提供第二信號。

11.一種系統(tǒng)，包括：

集成電路；以及

電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器經(jīng)由感測線路連接到所述集成電路，所述電壓調(diào)節(jié)器被配置為：

測量所述感測線路上的電流負載；

確定所述電流負載是否滿足指示過電流狀態(tài)的閾值水平；以及

在確定了過電流狀態(tài)時向所述集成電路提供指示過電流狀態(tài)的信號；

所述集成電路被配置為：

響應于接收到指示過電流狀態(tài)的所述信號，根據(jù)節(jié)流掩碼來限制所述集成電路的處理速率，所述節(jié)流掩碼限制要由所述集成電路中的一個或多個處理器處理的數(shù)據(jù)的速率。

12.根據(jù)權利要求11所述的系統(tǒng)，還包括用于通信傳送指示過電流狀態(tài)的所述信號的專用通信線路。

13.根據(jù)權利要求12所述的系統(tǒng)，其中所述集成電路還包括定序器，所述定序器被配置為接收指示過電流狀態(tài)的所述信號。

14.根據(jù)權利要求13所述的系統(tǒng)，其中所述定序器被配置為將指示所述過電流狀態(tài)的所述信號與所述集成電路的內(nèi)部時鐘同步。

15.根據(jù)權利要求11所述的系統(tǒng)，其中所述集成電路還包括芯片管理器，所述芯片管理器被配置為生成所述節(jié)流掩碼。

16.根據(jù)權利要求15所述的系統(tǒng)，其中所述節(jié)流掩碼是基于指示所述過電流狀態(tài)的所述信號的。

17.根據(jù)權利要求15所述的系統(tǒng)，其中所述集成電路還包括定序器，所述定序器被配置為根據(jù)所述節(jié)流掩碼來限制所述一個或多個處理器的處理速率。

18.根據(jù)權利要求11所述的系統(tǒng)，其中所述電壓調(diào)節(jié)器測量在所述集成電路處的電流負載。