[發明專利]一種抑制紋波的帶隙基準電路

在審

• 申請號: 202011127076.2
• 申請日: 2020-10-20
• 公開（公告）號: CN112181038A
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 程坤;張際寶;蘇兆明;阿基列什萬科特
• 申請（專利權）人: 大唐恩智浦半導體有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

本發明提供一種抑制紋波的帶隙基準電路，涉及半導體領域。所述帶隙基準電路為帶斬波?穩定放大器的帶隙基準電路，包括：帶隙基準單元、低通濾波單元以及開關電容陷波濾波單元；帶隙基準單元用于產生基準電壓，基準電壓中含有方形紋波，方形紋波為需要被抑制的紋波；低通濾波單元用于將方形紋波轉換為三角形紋波；開關電容陷波濾波單元對三角形紋波的中點位置進行采樣和平均化處理，以使得三角形紋波的輸出為0，從而抑制基準直流電壓的紋波。本發明帶隙基準電路可以使得三角形紋波的輸出為0，從而很好的抑制了基準直流電壓的紋波的方形紋波，低通濾波單元不再需要更大面積的電容和電阻，極大的縮小了半導體的版圖面積。

技術領域

本發明涉及半導體領域，特別是一種抑制紋波的帶隙基準電路。

背景技術

帶隙基準電路具有低溫度系數、低電源電壓以及可與CMOS工藝兼容等優點，被廣泛的應用于數/模轉換、模/數轉換、存儲器以及開關電源等數模混合電路系統中。帶隙基準電路輸出電壓的穩定性以及抗噪聲能力是影響各種應用系統精度的關鍵因素，隨著應用系統精度的提高，對帶隙基準電路的溫度、電壓和工藝的穩定性要求也越來越高。

目前為了克服帶隙基準電路輸出電壓不穩定的問題，提出了一種帶斬波-穩定放大器的帶隙基準電路，這種帶隙基準電路通過周期性的交換輸入輸出器件的極性，來抵消輸入器件的失調在輸出參考電壓上引起的誤差。

但這類帶隙基準電路需要斬波，斬波時鐘的使用將在帶隙基準電路的輸出端引入斬波頻率的紋波，而由于生產工藝不可避免的器件失配，在不同的失配條件下，雖然輸出電壓的平均值由于正半周期和負半周期的相互抵消而提高了精確度，但是不同的失配會造成不同大小的紋波。

發明內容

鑒于上述問題，本發明提供一種抑制紋波的帶隙基準電路，很好的抑制了紋波。

本發明實施例提供了一種抑制紋波的帶隙基準電路，所述帶隙基準電路為帶斬波-穩定放大器的帶隙基準電路，所述帶隙基準電路包括：

帶隙基準單元、低通濾波單元以及開關電容陷波濾波單元；

所述帶隙基準單元與所述低通濾波單元連接，用于產生基準電壓，所述基準電壓中含有方形紋波，所述方形紋波為需要被抑制的紋波；

所述低通濾波單元與所述開關電容陷波濾波單元連接，用于將所述方形紋波轉換為三角形紋波；

所述開關電容陷波濾波單元對所述三角形紋波的中點位置進行采樣和平均化處理，以使得所述三角形紋波的輸出為0，從而抑制所述基準電壓的紋波；

其中，所述開關電容陷波濾波單元包括：非交疊時鐘產生電路和開關電容陷波濾波電路；

所述非交疊時鐘產生電路基于所述帶隙基準單元中的斬波時鐘信號，產生采樣信號并輸出至所述開關電容陷波濾波電路；

所述開關電容陷波濾波電路根據所述采樣信號，對所述三角形紋波的中點位置進行采樣和平均化處理，以使得所述三角形紋波的輸出為0，從而抑制所述基準電壓的紋波；

所述采樣信號的頻率與所述斬波時鐘信號的頻率相等，相位相差90度。

可選地，所述開關電容陷波濾波電路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一電容、第二電容以及第三電容；

所述第一PMOS管的柵極與所述非交疊時鐘產生電路連接，源極與所述低通濾波單元的輸出端和所述第三PMOS管的源極分別連接，漏極與所述第一電容的第一端和所述第二PMOS管的源極分別連接；

所述第二PMOS管的柵極與所述非交疊時鐘產生電路連接，漏極與所述第三電容的第一端和所述第四PMOS管的漏極分別連接；

所述第三PMOS管的柵極與所述非交疊時鐘產生電路連接，漏極與所述第二電容的第一端和所述第四PMOS管的源極分別連接；