[發明專利]一種抑制紋波的帶隙基準電路

在審

• 申請號: 202011127076.2
• 申請日: 2020-10-20
• 公開（公告）號: CN112181038A
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 程坤;張際寶;蘇兆明;阿基列什萬科特
• 申請（專利權）人: 大唐恩智浦半導體有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

1.一種抑制紋波的帶隙基準電路，其特征在于，所述帶隙基準電路為帶斬波-穩定放大器的帶隙基準電路，所述帶隙基準電路包括：

帶隙基準單元、低通濾波單元以及開關電容陷波濾波單元；

所述帶隙基準單元與所述低通濾波單元連接，用于產生基準電壓，所述基準電壓中含有方形紋波，所述方形紋波為需要被抑制的紋波；

所述低通濾波單元與所述開關電容陷波濾波單元連接，用于將所述方形紋波轉換為三角形紋波；

所述開關電容陷波濾波單元對所述三角形紋波的中點位置進行采樣和平均化處理，以使得所述三角形紋波的輸出為0，從而抑制所述基準電壓的紋波；

其中，所述開關電容陷波濾波單元包括：非交疊時鐘產生電路和開關電容陷波濾波電路；

所述非交疊時鐘產生電路基于所述帶隙基準單元中的斬波時鐘信號，產生采樣信號并輸出至所述開關電容陷波濾波電路；

所述開關電容陷波濾波電路根據所述采樣信號，對所述三角形紋波的中點位置進行采樣和平均化處理，以使得所述三角形紋波的輸出為0，從而抑制所述基準電壓的紋波；

所述采樣信號的頻率與所述斬波時鐘信號的頻率相等，相位相差90度。

2.根據權利要求1所述的帶隙基準電路，其特征在于，所述開關電容陷波濾波電路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一電容、第二電容以及第三電容；

所述第一PMOS管的柵極與所述非交疊時鐘產生電路連接，源極與所述低通濾波單元的輸出端和所述第三PMOS管的源極分別連接，漏極與所述第一電容的第一端和所述第二PMOS管的源極分別連接；

所述第二PMOS管的柵極與所述非交疊時鐘產生電路連接，漏極與所述第三電容的第一端和所述第四PMOS管的漏極分別連接；

所述第三PMOS管的柵極與所述非交疊時鐘產生電路連接，漏極與所述第二電容的第一端和所述第四PMOS管的源極分別連接；

所述第四PMOS管的柵極與所述非交疊時鐘產生電路連接；

所述第一電容的第二端、所述第二電容的第二端以及所述第三電容的第二端均接地；

所述第二PMOS管的漏極和所述第四PMOS管的漏極均為所述帶隙基準電路的輸出端。

3.根據權利要求1所述的帶隙基準電路，其特征在于，所述非交疊時鐘產生電路包括：或門、非門以及與非門；

所述或門的第一輸入端以相移90度后的斬波時鐘信號為輸入信號，以所述非門輸出端的輸出信號為所述或門的第二輸入端的輸入信號；

所述或門輸出端的輸出信號為所述采樣信號中的第二采樣信號，同時所述第二采樣信號為所述與非門的第一輸入端的輸入信號；

所述與非門的第二輸入端以相移90度后的斬波時鐘信號為輸入信號；

所述與非門輸出端的輸出信號為所述采樣信號中的第一采樣信號；

所述非門的輸入端以所述第一采樣信號為輸入信號。

4.根據權利要求3所述的帶隙基準電路，其特征在于，所述斬波時鐘信號包括：第一斬波時鐘信號和第二斬波時鐘信號；

所述第一斬波時鐘信號的頻率與所述第一采樣信號的頻率相同，相位相差90度；

所述第二斬波時鐘信號的頻率與所述第二采樣信號的頻率相同，相位相差90度；

所述第一斬波時鐘信號和所述第二斬波時鐘信為高低電平相反的信號；

所述第一采樣信號和所述第二采樣信號為高低電平相反的信號。

5.根據權利要求2所述的帶隙基準電路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管以及所述第四PMOS管的尺寸、參數和形狀完全相同。

6.根據權利要求2所述的帶隙基準電路，其特征在于，所述第一電容和所述第二電容的電容值相等。

7.根據權利要求4所述的帶隙基準電路，其特征在于，在所述第一采樣信號為低電平信號時，所述第二采樣信號為高電平，此時所述第一PMOS管和所述第四PMOS管導通；

在所述第二采樣信號為低電平信號時，所述第一采樣信號為高電平，此時所述第二PMOS管和所述第三PMOS管導通。