[發明專利]一種基于RTC芯片的FPGA重新加載固件系統及方法

在審

• 申請號: 202011126667.8
• 申請日: 2020-10-20
• 公開（公告）號: CN112286590A
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 殷習全;彭思龍;汪雪林;顧慶毅
• 申請（專利權）人: 蘇州中科全象智能科技有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F8/656;G06F1/24;G06F1/08
• 代理公司: 北京精金石知識產權代理有限公司 11470
• 代理人: 楊蘭蘭

本發明提供了一種基于RTC芯片的FPGA固件重新加載方法。FPGA芯片在固件升級完成后需要重新上電或通過拉低芯片復位引腳來完成固件的重新加載，否則新固件不能運行。本發明提出了在FPGA升級完固件后，FPGA對RTC芯片配置，啟動定時功能。RTC芯片在定時完成后，其中斷輸出引腳會輸出低電平，低電平經過邊沿提取電路完成下降沿的提取，在提取下降沿后輸出低電平，再恢復至高電平，邊沿提取電路輸出腳控制FPGA的硬復位引腳拉低再拉高，實現固件的重新加載。

技術領域

本發明涉及RTC芯片技術領域，具體涉及一種基于RTC芯片的FPGA重新加載固件系統及方法。

背景技術

FPGA芯片在固件燒錄完成或者在升級完成后一般需要整個系統重新斷電再上電，也有部分利用arm或其他mcu芯片通過控制FPGA的復位引腳來完成FPGA芯片固件的重新加載。

如專利申請文獻CN109117205A公開了一種基于MCU和FPGA的雙芯片加載方法，所述方法用于對具有第一芯片、第二芯片和單個固件程序存儲裝置的系統進行雙芯片加載，所述第一芯片和所述第二芯片之間具有時鐘和數據通信連接，所述第一芯片和第二芯片與所述固件程序存儲裝置通信連接。本發明的加載方法使得讀出的數據可以分別進入MCU和FPGA，只要在配置FPGA的時候保證了其配置時序即可配置成功。這種加載方案減少了啟動配置的時間降低了對于內存大小的依賴，其利用了MCU芯片來完成加載；再如，專利申請文獻CN107656776A公開了一種FPGA加速卡的固件更新方法、裝置及介質，該方法的步驟包括：以執行腳本的方式讀取配置列表以獲取待更新的FPGA加速卡所在的設備地址；獲取FPGA加速卡的更新固件，并通過設備地址查找到FPGA加速卡，以將更新固件燒錄至FPGA加速卡中；加載更新固件以更新FPGA加速卡。相比于人工的方式對FPGA加速卡逐一燒錄更新固件；專利申請文獻CN107515799A公開了一種平板探測器的固件加載方法，所述方法包括：將flash劃分為存儲出廠時固件數據的原廠區、存儲升級時寫入的固件數據的升級區、及存儲原廠區和升級區的起始地址信息的基本信息區；平板探測器上電后，FPGA自動從基本信息區讀取原廠區和升級區的起始地址信息，并保存在內部寄存器中，同時跳轉至升級區的起始地址，讀取升級區固件數據并進行校驗，如果所有數據檢驗通過，則完成加載，FPGA正常啟動；如果數據校驗失敗，則跳轉至原廠區的起始地址，讀取原廠區固件數據以完成加載；上述專利申請文獻的固件方法成本高，實現過程復雜。

發明內容

為了解決上述技術問題，本發明提出了一種基于RTC芯片的FPGA固件重新加載方法及系統。為只有FPGA的系統實現在線升級后重新加載固件提出了一種新方法，相對于利用arm或其他cpu控制的在線重新加載fpga固件方法成本更低、實現更簡單。

具體地，一方面，本發明提供了一種基于RTC芯片的FPGA重新加載固件方法，包括如下步驟：

S1：FPGA在在線更新完固件到存儲器后，對RTC芯片寄存器進行配置，開啟RTC模塊定時功能，

S2：RTC芯片在定時時間結束后，使其中斷輸出引腳由高電平轉為低電平，即RTC芯片當計數結束之后，其輸出管腳會自動由高電平變成低電平；

S3：隔直模塊檢測到RTC模塊中斷輸出引腳由高電平轉為低電平后，低電平經過隔直模塊完成下降沿的提取，隔直模塊在提取下降沿后輸出低電平，再恢復至高電平；

S4：復位模塊檢測到隔直模塊的下降沿信號后，輸出低電壓信號至FPGA模塊的復位引腳，使FPGA模塊處于復位狀態；當復位模塊檢測到隔直模塊輸出信號的上升沿信號，復位模塊延時設定時間后將其輸出設置為高電平；FPGA模塊的復位引腳設置為高電平后重新加載存儲器里更新過的固件；

S5：FPGA模塊在更新固件重新啟動后清除RTC模塊的中斷狀態并關閉RTC模塊的計時功能。

優選地，步驟S1中通過I2C接口對RTC芯片寄存器進行配置。