[發明專利]一種基于RTC芯片的FPGA重新加載固件系統及方法

在審

• 申請號: 202011126667.8
• 申請日: 2020-10-20
• 公開（公告）號: CN112286590A
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 殷習全;彭思龍;汪雪林;顧慶毅
• 申請（專利權）人: 蘇州中科全象智能科技有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F8/656;G06F1/24;G06F1/08
• 代理公司: 北京精金石知識產權代理有限公司 11470
• 代理人: 楊蘭蘭

1.一種基于RTC芯片的FPGA重新加載固件方法，其特征在于，包括如下步驟：

S1：FPGA在在線更新完固件到存儲器后，對RTC芯片寄存器進行配置，開啟RTC模塊定時功能，

S2：RTC芯片在定時時間結束后，使其中斷輸出引腳由高電平轉為低電平；

S3：隔直模塊檢測到RTC模塊中斷輸出引腳由高電平轉為低電平后，低電平經過隔直模塊完成下降沿的提取，隔直模塊在提取下降沿后輸出低電平，再恢復至高電平；

S4：復位模塊檢測到隔直模塊的下降沿信號后，輸出低電壓信號至FPGA模塊的復位引腳，使FPGA模塊處于復位狀態；當復位模塊檢測到隔直模塊輸出信號的上升沿信號，復位模塊延時設定時間后將其輸出設置為高電平；FPGA模塊的復位引腳設置為高電平后重新加載存儲器里更新過的固件；

S5：FPGA模塊在更新固件重新啟動后清除RTC模塊的中斷狀態并關閉RTC模塊的RTC芯片的計時功能。

2.如權利要求1所述的基于RTC芯片的FPGA重新加載固件方法，其特征在于，步驟S1中通過I2C接口對RTC芯片寄存器進行配置。

3.如權利要求1所述的基于RTC芯片的FPGA重新加載固件方法，其特征在于，步驟S2中RTC芯片在倒計時5秒結束后，使其中斷輸出引腳IQR2由高電平轉為低電平。

4.如權利要求1所述的基于RTC芯片的FPGA重新加載固件方法，其特征在于，所述隔直模塊包括邊沿提取電路，所述邊沿提取電路用于提取下降沿。

5.如權利要求1所述的基于RTC芯片的FPGA重新加載固件方法，其特征在于，步驟S4中復位模塊延時20ms后將其輸出設置為高電平。

6.一種基于RTC芯片的FPGA重新加載固件系統，其特征在于，包括FPGA模塊、RTC模塊、隔直模塊和復位模塊；所述FPGA模塊與RTC模塊和復位模塊連接，所述隔直模塊與所述RTC模塊和復位模塊連接；所述FPGA模塊用于編程邏輯器件模塊；RTC模塊包括時鐘模塊，所述時鐘模塊用于定時；隔直模塊包括邊沿提取電路，邊沿提取電路用于提取RTC模塊中斷輸出的下降沿；復位模塊用于復位FPGA模塊，使其重新加載固件。

7.如權利要求6所述的基于RTC芯片的FPGA重新加載固件系統，其特征在于，隔直模塊包括邊沿提取電路，邊沿提取電路用于提取RTC模塊中斷輸出的下降沿。

8.如權利要求7所述的基于RTC芯片的FPGA重新加載固件系統，其特征在于，所述RTC模塊包括RTC芯片，RTC芯片包括引腳vdd、引腳IQR2、引腳SCL、引腳SDA、引腳GND；所述復位模塊包括引腳VDD、引腳MR、引腳GND和引腳RESET；所述邊沿提取電路包括電容，電容的第一端口與所述引腳IQR2連接，電容的第二端口與所述引腳MR連接，所述FPGA模塊包括引腳IO1、引腳IO2和引腳PS_POR_B；所述引腳SCL與所述引腳IO1連接，所述引腳SDA與所述引腳IO2連接，所述引腳RESET與所述引腳PS_POR_B連接。

9.如權利要求8所述的基于RTC芯片的FPGA重新加載固件系統，其特征在于，所述RTC芯片的引腳vdd、引腳IQR2、引腳SCL和引腳SDA均與電源端連接，所述FPGA模塊的引腳IO1和引腳IO2均與電源端連接。

10.如權利要求8所述的基于RTC芯片的FPGA重新加載固件系統，其特征在于，所述RTC芯片和復位模塊的引腳GND均接地。