[發明專利]半導體器件

有效

• 申請號: 202011122488.7
• 申請日: 2020-10-20
• 公開（公告）號: CN111968979B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 藤井康博;李波;陳信全
• 申請（專利權）人: 晶芯成（北京）科技有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體器件，其特征在于，包括襯底和形成在所述襯底上的至少一個靜態隨機存取存儲單元，所述靜態隨機存取存儲單元包括：

形成在所述襯底上的第一上拉晶體管和第二上拉晶體管、第一下拉晶體管和第二下拉晶體管，以及第一傳輸門晶體管和第二傳輸門晶體管；

第一布線層，所述第一布線層包括同層設置的字線、第一連接線和第二連接線，其中，所述字線與所述第一傳輸門晶體管的柵極和所述第二傳輸門晶體管的柵極連接，所述第一連接線與所述第一上拉晶體管的漏極和所述第一下拉晶體管的漏極連接，所述第二連接線與所述第二上拉晶體管的漏極和所述第二下拉晶體管的漏極連接。

2.如權利要求1所述的半導體器件，其特征在于，所述襯底上具有至少一個有源區，每個所述有源區上形成有一個所述靜態隨機存取存儲單元，每個所述有源區包括：第一有源區、第二有源區、第三有源區和第四有源區，所述第二有源區和所述第三有源區位于相互平行設置的所述第一有源區和所述第四有源區之間，且所述第二有源區和所述第三有源區與所述第一有源區的延伸方向相同；所述第二有源區和所述第三有源區在所述第二有源區和所述第三有源區的延伸方向上間隔設置；所述第一下拉晶體管的源極和漏極以及所述第一傳輸門晶體管的源極和漏極位于所述第一有源區內，所述第一上拉晶體管的源極和漏極位于所述第二有源區內，所述第二上拉晶體管的源極和漏極位于所述第三有源區內，所述第二下拉晶體管的源極和漏極以及所述第二傳輸門晶體管的源極和漏極位于所述第四有源區內，且所述第一上拉晶體管的漏極和所述第二上拉晶體管的漏極相對間隔設置。

3.如權利要求2所述的半導體器件，其特征在于，所述第二有源區和所述第三有源區呈矩形設置，所述第二有源區平行于所述第一有源區延伸方向的中心線和所述第三有源區平行于所述第一有源區延伸方向的中心線位于同一直線上。

4.如權利要求2所述的半導體器件，其特征在于，所述第一連接線、所述第二連接線以及所述字線間隔設置，且所述字線位于所述第一連接線和所述第二連接線之間。

5.如權利要求4所述的半導體器件，其特征在于，所述字線、所述第一連接線和所述第二連接線相互平行設置。

6.如權利要求5所述的半導體器件，其特征在于，所述第一連接線和所述第二連接線之間的距離為0.16μm ~0.52μm。

7.如權利要求2所述的半導體器件，其特征在于，所述第一布線層還包括與所述第一上拉晶體管的柵極和所述第一下拉晶體管的柵極連接的第三連接線，與所述第二上拉晶體管的柵極和所述第二下拉晶體管的柵極連接的第四連接線，與所述第一上拉晶體管的源極連接的第五連接線，與所述第一下拉晶體管的源極連接的第六連接線，與所述第二上拉晶體管的源極連接的第七連接線，與所述第二下拉晶體管的源極連接的第八連接線，與所述第一傳輸門晶體管的源極連接的第九連接線，與所述第二傳輸門晶體管的源極連接的第十連接線，其中，所述字線以及所述第一連接線至所述第十連接線同層設置。

8.如權利要求7所述的半導體器件，其特征在于，所述靜態隨機存取存儲單元還包括位于所述第一布線層上的第二布線層，所述第二布線層包括與所述第六連接線連接的第一接地線、與所述第九連接線連接的第一位線、與所述第一連接線和所述第四連接線連接的第一數據線、與所述第五連接線和所述第七連接線連接的電源線、與所述第二連接線和所述第三連接線連接的第二數據線、與所述第十連接線連接的第二位線以及與所述第八連接線連接的第二接地線；其中，所述第一接地線、所述第二接地線、所述電源線、所述第一位線、所述第二位線、所述第一數據線以及所述第二數據線同層設置，且所述第一接地線、所述第二接地線、所述電源線、所述第一位線、所述第二位線、所述第一數據線以及所述第二數據線的延伸方向與所述第一有源區的延伸方向相同。