[發(fā)明專利]金屬柵的制造方法在審
| 申請?zhí)枺?/td> | 202011119078.7 | 申請日: | 2020-10-19 |
| 公開(公告)號: | CN112259504A | 公開(公告)日: | 2021-01-22 |
| 發(fā)明(設(shè)計)人: | 王喆;張志誠;潘宗延 | 申請(專利權(quán))人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238 |
| 代理公司: | 上海浦一知識產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 郭四華 |
| 地址: | 201315 上海市浦東新區(qū)中國(上*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 金屬 制造 方法 | ||
本發(fā)明公開了一種金屬柵的制造方法,包括步驟:步驟一、完成冗余柵極結(jié)構(gòu)去除之前的工藝;步驟二、將冗余多晶硅柵去除形成柵極溝槽;步驟三、對側(cè)墻進行刻蝕使柵極溝槽為頂部寬底部窄的梯形結(jié)構(gòu);步驟四、在柵極溝槽中形成金屬柵。本發(fā)明能提高金屬柵的填充能力,減少金屬柵的空洞,提高器件的性能。
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體集成電路制造方法,特別涉及一種金屬柵的制造方法。
背景技術(shù)
隨著CMOS技術(shù)的發(fā)展,傳統(tǒng)的二氧化硅柵介質(zhì)和多晶硅柵極(Poly SiON)晶體管已經(jīng)達到物理極限,比如說由于量子隧穿效應(yīng)導(dǎo)致的漏電流過大的問題和多晶硅柵極的耗盡問題等嚴重影響了半導(dǎo)體器件的性能。從45nm技術(shù)節(jié)點開始,在高介電常數(shù)金屬柵極(HKMG)工藝基礎(chǔ)上研制出的高介電常數(shù)金屬柵(HKMG)堆棧式晶體管有效地解決了以上技術(shù)難題。
華力微電子在28nm高介電常數(shù)金屬柵極技術(shù)節(jié)點采用了業(yè)界主流的后金屬柵極(Gate-Last)沉積和前柵介質(zhì)(HK-First)沉積工藝。在這種工藝流程中,冗余多晶硅(DummyPoly Silicon)被去除后留下制作金屬柵極的溝槽。根據(jù)P型金屬柵極和N型金屬柵極的不同,溝槽內(nèi)需要沉積不同的金屬層。現(xiàn)有方法包括如下步驟:
最先沉積的TaN薄膜,作為后續(xù)P功函數(shù)層(PWF)即PMOS的功函數(shù)層刻蝕步驟的刻蝕阻擋層(Barrier),TaN薄膜通常采用原子沉積工藝(ALD)形成,故也通常稱為ALD TaNBarrier。
然后制備P功函數(shù)層的TiN薄膜,TiN薄膜通常采用原子沉積工藝形成,故也稱為ALD TiN WF。
之后,在N型CMOS即NMOS上的P功函數(shù)層TiN薄膜通過刻蝕方法去除,避免影響N型CMOS的有效功函數(shù)。
接下來通過射頻(RF)物理氣相沉積(PVD)工藝沉積N功函數(shù)層(NWF)即NMOS的功函數(shù)層的TiAl薄膜也稱PVD TiAl WF。
在TiAl薄膜形成后需要采用物理氣相沉積工藝沉積一層TiN薄膜作為阻障層(Block)也稱為PVD TiN Block,用來防止后續(xù)沉積的金屬鋁穿透到下面的功函數(shù)層。在這層TiN薄膜上需要采用PVD沉積一層Ti薄膜(PVD Ti Wetting)用來粘附后續(xù)物理氣相沉積的金屬鋁(PVD Al),由于工藝條件接近,這兩層TiN和Ti薄膜可以在同一個物理氣相沉積腔體里完成。
最后采用物理氣相沉積工藝在400℃溫度下用熱鋁填充溝槽的縫隙,沉積后形成的堆棧式金屬層經(jīng)過化學(xué)機械研磨(CMP)后形成完整的P型和N型金屬柵極結(jié)構(gòu)。由于PFET即PMOS多一層P功函數(shù)層即TiN薄膜,使得后續(xù)填充時深寬比變得非常大,很容易導(dǎo)致側(cè)壁和頂部封口(over hang)效應(yīng),導(dǎo)致后續(xù)Al層填不進去,造成Al孔洞。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種金屬柵的制造方法,能提高金屬柵的填充能力,減少金屬柵的空洞,提高器件的性能。
為解決上述技術(shù)問題,本發(fā)明提供的金屬柵的制造方法包括如下步驟:
步驟一、完成冗余柵極結(jié)構(gòu)去除之前的工藝,包括:在半導(dǎo)體襯底表面形成冗余柵結(jié)構(gòu),MOS晶體管的源漏區(qū),側(cè)墻,接觸孔刻蝕停止層和層間膜,所述冗余柵結(jié)構(gòu)由柵介質(zhì)層和冗余多晶硅柵疊加而成,所述冗余多晶硅柵頂部表面露出且和所述側(cè)墻、所述接觸孔刻蝕停止層和所述層間膜的頂部表面相平。
步驟二、將所述冗余多晶硅柵去除形成柵極溝槽,所述柵極溝槽由所述側(cè)墻的內(nèi)側(cè)面和所述柵介質(zhì)層的表面圍繞而成。
步驟三、對所述側(cè)墻進行刻蝕使所述柵極溝槽為頂部寬底部窄的梯形結(jié)構(gòu)。
步驟四、在所述柵極溝槽中形成金屬柵。
進一步的改進是,所述半導(dǎo)體襯底為硅襯底。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司,未經(jīng)上海華力集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011119078.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





