[發明專利]金屬柵的制造方法在審
| 申請號: | 202011119078.7 | 申請日: | 2020-10-19 |
| 公開(公告)號: | CN112259504A | 公開(公告)日: | 2021-01-22 |
| 發明(設計)人: | 王喆;張志誠;潘宗延 | 申請(專利權)人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 郭四華 |
| 地址: | 201315 上海市浦東新區中國(上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬 制造 方法 | ||
1.一種金屬柵的制造方法,其特征在于,包括如下步驟:
步驟一、完成冗余柵極結構去除之前的工藝,包括:在半導體襯底表面形成冗余柵結構,MOS晶體管的源漏區,側墻,接觸孔刻蝕停止層和層間膜,所述冗余柵結構由柵介質層和冗余多晶硅柵疊加而成,所述冗余多晶硅柵頂部表面露出且和所述側墻、所述接觸孔刻蝕停止層和所述層間膜的頂部表面相平;
步驟二、將所述冗余多晶硅柵去除形成柵極溝槽,所述柵極溝槽由所述側墻的內側面和所述柵介質層的表面圍繞而成;
步驟三、對所述側墻進行刻蝕使所述柵極溝槽為頂部寬底部窄的梯形結構;
步驟四、在所述柵極溝槽中形成金屬柵。
2.如權利要求1所述的金屬柵的制造方法,其特征在于:所述半導體襯底為硅襯底。
3.如權利要求2所述的金屬柵的制造方法,其特征在于:所述側墻的材料包括氧化硅或氮化硅。
4.如權利要求2所述的金屬柵的制造方法,其特征在于:所述接觸孔刻蝕停止層的材料為氮化硅。
5.如權利要求2所述的金屬柵的制造方法,其特征在于:所述層間膜的材料為氧化硅。
6.如權利要求1所述的金屬柵的制造方法,其特征在于:MOS晶體管包括NMOS和PMOS。
7.如權利要求6所述的金屬柵的制造方法,其特征在于:所述PMOS的源漏區中還形成有嵌入式鍺硅外延層。
8.如權利要求2所述的金屬柵的制造方法,其特征在于:所述柵介質層包括高介電常數層。
9.如權利要求8所述的金屬柵的制造方法,其特征在于:所述柵介質層還包括界面層,所述界面層位于所述高介電常數層和半導體襯底之間。
10.如權利要求9所述的金屬柵的制造方法,其特征在于:所述界面層的材料包括氧化硅。
11.如權利要求8所述的金屬柵的制造方法,其特征在于:所述高介電常數層的材料包括氧化鉿。
12.如權利要求6所述的金屬柵的制造方法,其特征在于:步驟四中,所述PMOS的金屬柵包括第一功函數層、第二功函數層和鋁層的疊加結構;
所述NMOS的金屬柵包括第二功函數層和鋁層的疊加結構;
所述第一功函數層為PMOS的功函數層;
所述第二功函數層為NMOS的功函數層。
13.如權利要求12所述的金屬柵的制造方法,其特征在于:步驟四包括如下分步驟:
形成第一功函數層;
去除所述NMOS的形成區域的所述第一功函數層;
形成第二功函數層;
填充所述鋁層。
14.如權利要求13所述的金屬柵的制造方法,其特征在于:在形成所述第一功函數層之前還包括形成底部阻擋層的步驟;所述底部阻擋層在去除所述所述NMOS的形成區域的所述第一功函數層作為刻蝕阻擋層。
15.如權利要求14所述的金屬柵的制造方法,其特征在于:在形成所述第二功函層之后,還包括形成頂部阻障層的步驟,所述頂部阻障層防止所述鋁層往下穿透。
16.如權利要求15所述的金屬柵的制造方法,其特征在于:在所述頂部阻障層形成后還包括形成粘附層的步驟。
17.如權利要求16所述的金屬柵的制造方法,其特征在于:所述第一功函數層的材料包括TiN;所述第二功函數層的材料包括TiAl,所述底部阻擋層的材料包括TaN,所述頂部阻障層的材料包括TiN,所述粘附層的材料包括TiN。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力集成電路制造有限公司,未經上海華力集成電路制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011119078.7/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





