[發明專利]非易失型閃存深睡眠低靜態功耗的電路

有效

• 申請號: 202011117308.6
• 申請日: 2020-10-19
• 公開（公告）號: CN111951866B
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 馮鵬亮;陳緯榮;陳慧
• 申請（專利權）人: 深圳市芯天下技術有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G06F1/3234
• 代理公司: 佛山市海融科創知識產權代理事務所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

本發明公開了一種非易失型閃存深睡眠低靜態功耗的電路，在原有邏輯電路的長通電源架構基礎上，提出了對于除了響應退出深睡眠狀態指令相應的NOR Flash接口電路、負責上電狀態機的模塊仍然保持使用常通電源電壓,其余負責擦除編程的狀態機的模塊會使用可關斷的電源電壓；在芯片接收到進入深睡眠的指令后，由可關斷電源域供電的模塊將會被完全關斷，這樣就會完全消除了這些模塊的漏電流，也就降低了深睡眠狀態下的芯片的深睡眠電流；由于NOR Flash接口電路仍然使用常通的電源域，能保證芯片能夠時刻響應用戶的退出深睡眠狀態的指令。

技術領域

本發明涉及閃存電路技術領域，尤其涉及的是一種非易失型閃存深睡眠低靜態功耗的電路。

背景技術

NOR FLASH作為一種非易失性閃存，在低功耗應用領域對深睡眠電流ICC2的要求越來越高(普通值小于0.1uA)，如圖1所示。

在常規1.8V/3.3V 電源的NOR Flash設計中，所有邏輯電路的電源都是常開，漏電流最低可以做到0.1uA。但隨著系統電源電壓的逐漸降低以及客戶的應用場景(比如TWS（True Wireless Stereo，真正的無線立體聲）應用)對ICC2的要求提高，在邏輯電路工藝沒有隨之更新的情況下無法降低電源電壓，使得邏輯單元的漏電變得很嚴重，不滿足客戶的使用要求。

因此，現有的技術還有待于改進和發展。

發明內容

本發明的目的在于提供一種非易失型閃存深睡眠低靜態功耗的電路，旨在解決現有的NOR Flash的邏輯單元的漏電過大，不能滿足客戶使用要求的問題。

本發明的技術方案如下：一種非易失型閃存深睡眠低靜態功耗方法，其中，包括以下步驟：

接收進入深睡眠的指令；

不改變由常通電源電壓供電的時序邏輯電路的當前通電狀態，完全關斷由可關斷電源電壓供電的時序邏輯電路。

所述的非易失型閃存深睡眠低靜態功耗方法，其中，由常通電源電壓供電的邏輯電路為用于響應退出深睡眠狀態指令的NOR Flash接口模塊電路、負責上電狀態機的上電模塊電路；由可關斷電源電壓供電的時序邏輯電路為除去NOR Flash接口模塊電路和上電模塊電路的NOR Flash內的其他時序邏輯電路。

一種采用如上述任一所述的非易失型閃存深睡眠低靜態功耗方法的電路，其中，包括常通電源域和可關斷電源域，所述常通電源域內的時序邏輯電路由常通電源電壓VCC供電，可關斷電源域內的時序邏輯電路由可關斷電源電壓VCC_PG供電。

所述的電路非易失型，其中，所述常通電源域一端連接常通電源電壓VCC，常通電源域另一端接地，常通電源域包括用于響應退出深睡眠狀態指令的接口模塊電路SPIinterface、負責上電狀態機的上電模塊電路Config；所述可關斷電源域一端連接可關斷電源電壓VCC_PG，可關斷電源域另一端接地，所述可關斷電源域包括擦除編程狀態機模塊電路Algorithm；所述可關斷電源域與第一與門的其中一個輸入端連接，第一與門的另一個輸入端連接使能信號iso_en，第一與門的輸出端與常通電源域連接，第一與門連接常通電源電壓VCC。

所述的電路非易失型，其中，所述可關斷電源電壓VCC_PG如下設置：所述可關斷電源域一端連接常通電源電壓VCC，在常通電源電壓VCC和可關斷電源域一端之間設置一個可關斷開關。

所述的電路非易失型，其中，所述可關斷開關采用PMOS管，所述PMOS管的柵極連接使能信號pg_en,PMOS管的漏極連接常通電源電壓VCC，PMOS管的源極連接可關斷電源域一端。