[發(fā)明專利]非易失型閃存深睡眠低靜態(tài)功耗的電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202011117308.6
• 申請(qǐng)日: 2020-10-19
• 公開（公告）號(hào): CN111951866B
• 公開（公告）日: 2021-01-15
• 發(fā)明（設(shè)計(jì)）人: 馮鵬亮;陳緯榮;陳慧
• 申請(qǐng)（專利權(quán)）人: 深圳市芯天下技術(shù)有限公司
• 主分類號(hào): G11C16/30
• 分類號(hào): G11C16/30;G06F1/3234
• 代理公司: 佛山市海融科創(chuàng)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

1.一種非易失型閃存深睡眠低靜態(tài)功耗的電路，其特征在于，包括常通電源域和可關(guān)斷電源域，所述常通電源域內(nèi)的時(shí)序邏輯電路由常通電源電壓VCC供電，可關(guān)斷電源域內(nèi)的時(shí)序邏輯電路由可關(guān)斷電源電壓VCC_PG供電；

所述常通電源域一端連接常通電源電壓VCC，常通電源域另一端接地，常通電源域包括用于響應(yīng)退出深睡眠狀態(tài)指令的接口模塊電路SPI interface、負(fù)責(zé)上電狀態(tài)機(jī)的上電模塊電路Config；所述可關(guān)斷電源域一端連接可關(guān)斷電源電壓VCC_PG，可關(guān)斷電源域另一端接地，所述可關(guān)斷電源域包括擦除編程狀態(tài)機(jī)模塊電路Algorithm；所述可關(guān)斷電源域與第一與門的其中一個(gè)輸入端連接，第一與門的另一個(gè)輸入端連接使能信號(hào)iso_en，第一與門的輸出端與常通電源域連接，第一與門連接常通電源電壓VCC。

2.根據(jù)權(quán)利要求1所述的非易失型閃存深睡眠低靜態(tài)功耗的電路，其特征在于，所述可關(guān)斷電源電壓VCC_PG如下設(shè)置：所述可關(guān)斷電源域一端連接常通電源電壓VCC，在常通電源電壓VCC和可關(guān)斷電源域一端之間設(shè)置一個(gè)可關(guān)斷開關(guān)。

3.根據(jù)權(quán)利要求2所述的非易失型閃存深睡眠低靜態(tài)功耗的電路，其特征在于，所述可關(guān)斷開關(guān)采用PMOS管，所述PMOS管的柵極連接使能信號(hào)pg_en,PMOS管的漏極連接常通電源電壓VCC，PMOS管的源極連接可關(guān)斷電源域一端。

4.根據(jù)權(quán)利要求1所述的非易失型閃存深睡眠低靜態(tài)功耗的電路，其特征在于，所述電路還包括模擬模塊電路Analog，所述模擬模塊電路Analog的一端連接常通電源電壓VCC，模擬模塊電路Analog另一端接地；所述可關(guān)斷電源域與第二與門的其中一個(gè)輸入端連接，第二與門的另一個(gè)輸入端連接使能信號(hào)iso_en，第二與門的輸出端與模擬模塊電路Analog連接，第二與門連接常通電源電壓VCC。