[發明專利]在SAR量化器中嵌入ELD DAC的方法

在審

• 申請號: 202011111526.9
• 申請日: 2020-10-16
• 公開（公告）號: CN112671409A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: A·班德約帕得哈;志方明;K·A·歐多諾霍
• 申請（專利權）人: 亞德諾半導體國際無限責任公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.電路，包括：

第一數模轉換器(DAC)，包括第一組電容器或電流源；和

第二DAC，包括第二組電容器或電流源，

其中所述第一組和所述第二組共享至少一個但少于全部的電容器或電流源，所述第一組或所述第二組中的一個在輸入信號的轉換階段期間對所述輸入信號執行位試驗，并且所述第一組或所述第二組中的另一個在所述輸入信號的采樣階段期間補償位試驗轉換延遲。

2.權利要求1所述的電路，還包括這樣的電路，該電路：從第一DAC的輸出與第二DAC的輸出的比較結果產生逐次逼近寄存器(SAR)控制信號，該信號被提供給所述第一組或所述第二組中的一個以在轉換階段期間控制所述位試驗的操作；和位試驗轉換延遲反饋信號，該信號被提供給所述第一組或所述第二組中的另一個以在采樣階段期間補償所述轉換階段期間引入的位試驗轉換延遲。

3.權利要求2所述的電路，其中所述第一組或所述第二組中的一個用于設置第一DAC的增益，而所述第一組或所述第二組中的另一個用于設置第二DAC的增益。

4.權利要求3所述的電路，其中所述第一組接收SAR控制信號，并且所述第二組接收反饋回路增益小于1的位試驗轉換延遲反饋信號。

5.權利要求3所述的電路，其中所述第一組接收位試驗轉換延遲反饋信號，并且所述第二組接收反饋回路增益大于1的SAR控制信號。

6.權利要求2所述的電路，還包括：

對所述輸入信號進行采樣的采樣/保持電路；和

比較器，將采樣的輸入信號和所述位試驗轉換延遲反饋信號之間的差異與參考電平進行比較以產生比較結果，該參考電平由第一DAC在轉換階段期間提供。

7.權利要求6所述的電路，還包括環路濾波器，該環路濾波器接收所述輸入信號和所述輸入信號的數字轉換，并將輸出提供給所述采樣/保持電路。

8.權利要求6所述的電路，其中所述采樣/保持電路包括連接在所述輸入信號和地之間的采樣電容器。

9.權利要求8所述的電路，其中所述第一組和所述第二組包括用于設置第一DAC的增益和第二DAC的增益的電容器，并且其中在頂板采樣期間所述輸入信號的信號增益k_sig由各個因素之間的關系控制，這些因素包括：(1)采樣電容器的電容(C_Sa)；(2)接收SAR控制信號的第一組或第二組中的一個的電容器的電容之和(C_D)；和(3)除所述第一組和所述第二組之間共享的任何電容器外，所述第一組或所述第二組中的另一個電容器的電容總和(C_Es)。

10.權利要求8所述的電路，其中所述第一組和所述第二組包括用于設置第一DAC的增益和第二DAC的增益的電容器，并且其中在底板采樣期間所述輸入信號的信號增益k_sig由各個因素之間的關系控制，這些因素包括：(1)采樣電容器的電容(C_Sa)；(2)接收用于采樣輸入信號的SAR控制信號的第一組或第二組中的一個的電容器的電容之和(C_Ds)和(3)第一DAC的電容器的電容之和(C_D)。

11.權利要求6所述的電路，其中對應于所述位試驗轉換延遲反饋信號的反饋回路增益k_ELD由下列之間的關系控制：(1)第二DAC的電容器的電容之和(C_E)；和第一DAC的電容器的電容之和(C_D)。