[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 202011109211.0
• 申請日: 2020-10-16
• 公開（公告）號: CN113130436B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 林南君;徐宏欣;張簡上煜
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L25/18;H10B80/00;H01L21/60
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張娜;劉芳

本發明提供一種半導體封裝結構，其包括線路基板、至少二芯片、密封體以及重布線路層。線路基板具有第一表面以及相對于第一表面的第二表面。至少二芯片配置于第一表面上，其中至少二芯片中的每一者具有面向線路基板的有源面并包括配置于有源面上的多個第一導電連接件以及多個第二導電連接件。多個第一導電連接件的間距小于多個第二導電連接件的間距。密封體包封至少二芯片。重布線路層位于第二表面上。多個第一導電連接件通過線路基板與重布線路層電性連接。多個第二導電連接件與線路基板電性連接。另提供一種半導體封裝結構的制造方法。

技術領域

本發明涉及一種封裝結構及其制造方法，尤其涉及一種半導體封裝結構及其制造方法。

背景技術

為了使電子產品設計實現輕、薄、短且小，半導體封裝技術正持續進步，以嘗試開發出體積較小、重量較輕、整合度較高且更具市場競爭力的產品。如何在降低半導體封裝結構的制造成本的同時還能夠提升半導體封裝結構的可靠度實為本領域的技術人員的一大挑戰。

發明內容

本發明是針對一種半導體封裝結構及其制造方法，其可以在降低半導體封裝結構的制造成本的同時還能夠提升半導體封裝結構的可靠度。

根據本發明的實施例，一種半導體封裝結構，其包括線路基板、至少二芯片、密封體以及重布線路層。線路基板具有第一表面以及相對于第一表面的第二表面。至少二芯片配置于第一表面上，其中至少二芯片中的每一者具有面向線路基板的有源面并包括配置于有源面上的多個第一導電連接件以及多個第二導電連接件。多個第一導電連接件的間距小于多個第二導電連接件的間距。密封體包封至少二芯片。重布線路層位于第二表面上。多個第一導電連接件通過線路基板與重布線路層電性連接。多個第二導電連接件與線路基板電性連接。

根據本發明的實施例，一種半導體封裝結構的制造方法，其至少包括以下步驟。提供線路基板。線路基板具有第一表面以及相對于第一表面的第二表面。配置至少二芯片于第一表面上。至少二芯片中的每一者具有面向線路基板的有源面并包括配置于有源面上的多個第一導電連接件以及多個第二導電連接件。多個第一導電連接件相鄰兩者之間的間距小于多個第二導電連接件相鄰兩者之間的間距。形成密封體包封至少二芯片。形成重布線路層于線路基板的第二表面上。多個第一導電連接件通過線路基板與重布線路層電性連接。多個第二導電連接件與線路基板電性連接。

基于上述，由于多個第一導電連接件的間距小于多個第二導電連接件的間距，且第一導電連接件通過線路基板與重布線路層電性連接，第二導電連接件與線路基板電性連接，因此，在本發明的半導體封裝結構中具有不同間距的第一導電連接件與第二導電連接件可以有效地利用線路基板來達成至少兩芯片之間不同的電性連接需求，進而可以減少重布線路層所需形成的層數，降低半導體封裝結構的制造成本。此外，上述配置方式也可以在降低半導體封裝結構的制造成本的同時提升半導體封裝結構的可靠度(如改善信號完整性/電源完整性)。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1A至圖1E是依據本發明一實施例的半導體封裝結構的部分制造方法的部分剖面示意圖。

具體實施方式

現將詳細地參考本發明的示范性實施例，示范性實施例的實例說明于附圖中。只要有可能，相同元件符號在附圖和描述中用來表示相同或相似部分。

本文所使用的方向用語(例如，上、下、右、左、前、后、頂部、底部)僅作為參看所繪附圖使用且不意欲暗示絕對定向。

除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。

參照本實施例的附圖以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限于本文中所述的實施例。附圖中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似的參考號碼表示相同或相似的元件，以下段落將不再一一贅述。