[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 202011109211.0
• 申請日: 2020-10-16
• 公開（公告）號: CN113130436B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 林南君;徐宏欣;張簡上煜
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L25/18;H10B80/00;H01L21/60
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張娜;劉芳

1.一種半導體封裝結構，其特征在于，包括：

線路基板，具有第一表面以及相對于所述第一表面的第二表面，其中所述線路基板包括中間區與外圍區與多個疊孔結構；

至少二芯片，配置于所述第一表面上，其中所述至少二芯片中的每一者具有面向所述線路基板的有源面并包括：

多個第一導電連接件以及多個第二導電連接件，配置于所述有源面上；

所述多個第一導電連接件的間距小于所述多個第二導電連接件的間距；以及

所述多個第一導電連接件位于所述中間區，所述多個第二導電連接件位于所述外圍區；

密封體，包封所述至少二芯片；以及

重布線路層，位于所述第二表面上，其中所述多個第一導電連接件通過所述線路基板的所述多個疊孔結構與所述重布線路層電性連接，所述多個第二導電連接件與所述線路基板電性連接。

2.根據權利要求1所述的半導體封裝結構，其特征在于，所述多個疊孔結構位于所述中間區，且所述多個第一導電連接件與所述多個疊孔結構直接接觸。

3.根據權利要求1所述的半導體封裝結構，其特征在于，所述多個第二導電連接件與所述線路基板中所述多個疊孔結構以外的導電線路與電性連接。

4.根據權利要求1所述的半導體封裝結構，其特征在于，所述多個疊孔結構包括多個導通孔，所述多個導通孔于所述第一表面的法向量上相互堆疊。

5.根據權利要求4所述的半導體封裝結構，其特征在于，所述多個導通孔于所述第一表面上的正投影完全重疊。

6.根據權利要求1所述的半導體封裝結構，其特征在于，所述重布線路層包括鄰近所述線路基板的多個導電圖案，且所述多個導電圖案對應于所述多個疊孔結構。

7.一種半導體封裝結構的制造方法，其特征在于，包括：

提供線路基板，具有第一表面以及相對于所述第一表面的第二表面，其中所述線路基板包括中間區與外圍區與多個疊孔結構；

配置至少二芯片于所述第一表面上，其中所述至少二芯片中的每一者具有面向所述線路基板的有源面并包括：

多個第一導電連接件以及多個第二導電連接件，配置于所述有源面上；

所述多個第一導電連接件相鄰兩者之間的間距小于所述多個第二導電連接件相鄰兩者之間的間距；以及

所述多個第一導電連接件位于所述中間區，所述多個第二導電連接件位于所述外圍區；

形成密封體包封所述至少二芯片；以及

形成重布線路層于所述線路基板的所述第二表面上，其中所述多個第一導電連接件通過所述線路基板的所述多個疊孔結構與所述重布線路層電性連接，所述多個第二導電連接件與所述線路基板電性連接。

8.根據權利要求7所述的半導體封裝結構的制造方法，其特征在于，形成所述重布線路層包括：

形成底介電層于所述第二表面上，且所述底介電層具有多個開口，暴露出所述線路基板中部分導電線路；以及

形成導電圖案于所述開口中，使所述導電圖案電性連接至所述部分導電線路，其中所述多個開口暴露出所述多個疊孔結構。