[發明專利]集成電路結構及其形成方法

在審

• 申請號: 202011107459.3
• 申請日: 2020-10-16
• 公開（公告）號: CN112687671A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 余振華;張維麟;王垂堂;陳頡彥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L21/98;H01L23/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

在實施例中，結構包括：處理器器件，該處理器器件包括邏輯器件并且沒有存儲器；第一存儲器器件，通過金屬至金屬接合和電介質至電介質接合而直接面對面地接合至處理器器件；橫向地圍繞第一存儲器器件的第一介電層；位于第一介電層和第一存儲器器件上方的再分布結構，該再分布結構包括金屬化圖案；以及延伸穿過第一介電層的第一導電通孔，第一導電通孔將再分布結構的金屬化圖案連接至處理器器件。本發明的實施例還涉及集成電路結構及其形成方法。

技術領域

本發明的實施例涉及集成電路結構及其形成方法。

背景技術

隨著半導體技術的不斷發展，集成電路管芯變得越來越小。此外，更多功能正在集成到管芯中。因此，管芯所需的輸入/輸出(I/O)焊盤的數量增大，而可用于I/O焊盤的面積減小。I/O焊盤的密度隨著時間迅速提高，增加了管芯封裝的難度。一些應用要求更大的集成電路管芯的并行處理能力。封裝技術可以用于集成多個管芯，從而允許更大程度的并行處理能力。

在一些封裝技術中，集成電路管芯是在封裝之前從晶圓分割出來的。這種封裝技術的優點是可以形成扇出封裝件，這允許將管芯上的I/O焊盤再分布到更大的區域。管芯的表面上的I/O焊盤的數量因此可以增加。

發明內容

本發明的一些實施例提供了一種集成電路結構，包括：處理器器件，包括邏輯器件；第一存儲器器件，通過金屬至金屬接合和電介質至電介質接合而直接面對面地接合至所述處理器器件；第一介電層，橫向地圍繞所述第一存儲器器件；再分布結構，位于所述第一介電層和所述第一存儲器器件上方，所述再分布結構包括金屬化圖案；以及第一導電通孔，延伸穿過所述第一介電層的，所述第一導電通孔將所述再分布結構的金屬化圖案連接至所述處理器器件。

本發明的另一些實施例提供了一種集成電路結構，包括：處理器器件，具有前側；第一存儲器器件，具有前側和與前側相對的背側，所述第一存儲器器件的前側通過金屬至金屬接合和電介質至電介質接合而連接至所述處理器器件的前側；第一介電層，橫向地圍繞所述第一存儲器器件；第一導電通孔，延伸穿過所述第一介電層，所述第一導電通孔連接至所述處理器器件的前側；第二存儲器器件，具有前側和與前側相對的背側，所述第二存儲器器件的前側通過金屬至金屬接合而連接至所述第一導電通孔和所述第一存儲器器件的背側，所述第二存儲器器件的前側通過電介質至電介質接合而連接至所述第一介電層和所述第一存儲器器件的背側，所述第一存儲器器件是與所述第二存儲器器件不同類型的存儲器器件；以及所述第二介電層橫向地圍繞所述第二存儲器器件。

本發明的又一些實施例提供了一種形成集成電路結構的方法，包括：將第一存儲器器件接合至晶圓，所述晶圓包括處理器器件，所述第一存儲器器件包括第一導電通孔；以及在所述第一存儲器器件周圍形成第一介電層；在所述第一介電層中圖案化第一開口，所述第一開口暴露所述處理器器件的管芯連接件；在所述第一開口中和所述管芯連接件上鍍導電材料；平坦化所述導電材料以在所述第一開口中形成第二導電通孔，所述平坦化暴露所述第一存儲器器件的第一導電通孔；以及鋸切所述第一介電層和所述晶圓，以分割所述處理器器件。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖10是根據一些實施例的在用于形成集成電路封裝件的工藝期間的中間步驟的各個視圖。

圖11和圖12是根據一些實施例的在用于形成實現集成電路封裝件的系統的工藝期間的中間步驟的截面圖。

圖13、圖14、圖15、圖16和圖17是根據一些其它實施例的在用于形成實現集成電路封裝件的系統的工藝期間的中間步驟的截面圖。

圖18至圖24是根據一些其它實施例的在用于形成集成電路封裝件的工藝期間的中間步驟的各個視圖。