[發明專利]半導體器件以及控制半導體器件的方法

在審

• 申請號: 202011102904.7
• 申請日: 2020-10-15
• 公開（公告）號: CN112667559A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 藤井太郎;田中照人;戶川勝巳;戶井崇雄
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06N3/063;G06N3/04;G06N3/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝

本公開涉及一種半導體器件以及控制半導體器件的方法。該半導體器件包括：數據路徑，具有多個處理器元件；狀態轉變管理單元，管理數據路徑的狀態；以及并行計算單元，在并行計算單元中按順序執行數據的輸入和輸出，并且并行計算單元的輸出能夠被多個處理器元件處置。

相關申請的交叉引用

于2019年10月16日提交的日本專利申請No.2019-189601公開，包括說明書、附圖和摘要，其通過整體引用并入本文。

背景技術

本發明涉及一種半導體器件和半導體器件的控制方法，例如，涉及一種具有多個處理器元件(在下文中，也被稱為PE)的半導體器件和半導體器件的控制方法。

作為具有多個PE的處理器，存在可動態重配置的處理器(DRP，在下文中，也被稱為陣列型處理器)。陣列型處理器可以動態地切換由PE和PE間等連接執行的運算內容，并且可以動態地重配置陣列型處理器的配置。

下文列出了公開的技術。

[專利文件1]日本未經審查的專利申請公開No.2001-312481。

發明內容

在先前評估了技術之后，本發明的發明人從靈活性等角度已發現了進一步改進該技術的空間。其他問題和新特征將根據對本說明書和附圖的描述變得明顯。順便提及，專利文件1公開了陣列型處理器的技術，但是沒有公開在保持高運算性能的同時靈活性優異的陣列型處理器。

根據一個實施例的半導體器件如下。

換句話說，半導體器件包括：數據路徑，具有多個處理器元件；狀態轉變管理單元，管理與數據路徑的配置有關的狀態；以及并行計算單元，在并行計算單元中按順序執行數據的輸入和輸出，并行計算單元的輸出和/或輸入由多個處理器元件處理。

根據一個實施例，可以提供半導體器件和半導體器件的控制方法，半導體器件能夠在保持高運算性能的同時確保處理內容的靈活性。

附圖說明

圖1是示出根據第一實施例的半導體器件的配置的框圖；

圖2是示出根據第一實施例的并行計算單元的配置的框圖；

圖3A是用于說明根據第一實施例的狀態轉變管理單元的框圖；

圖3B是用于說明根據第一實施例的狀態轉變管理單元的框圖；

圖4是示出根據第一實施例的PE的配置的框圖；

圖5是示出神經網絡的配置的示例的視圖；

圖6是示出神經網絡的算術處理流程的示意圖；

圖7是示意地示出矩陣運算表達式的視圖；

圖8是示出矩陣運算表達式的視圖；

圖9是示出根據第一實施例的并行計算單元的配置的框圖；

圖10是示出已由根據第一實施例的陣列型處理器而實現的算術處理單元的功能塊的視圖；

圖11是根據第一實施例的第一修改例的陣列型處理器的功能框圖；

圖12是根據第一實施例的第二修改例的陣列型處理器的功能框圖；

圖13是根據第一實施例的第三修改例的陣列型處理器的功能框圖；

圖14是根據第一實施例的第四修改例的陣列型處理器的功能框圖；

圖15是根據第一實施例的第五修改例的陣列型處理器的功能框圖；

圖16是根據第一實施例的第六修改例的陣列型處理器的功能框圖；