[發(fā)明專利]半導(dǎo)體器件以及控制半導(dǎo)體器件的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011102904.7
• 申請(qǐng)日: 2020-10-15
• 公開(kāi)（公告）號(hào): CN112667559A
• 公開(kāi)（公告）日: 2021-04-16
• 發(fā)明（設(shè)計(jì)）人: 藤井太郎;田中照人;戶川勝巳;戶井崇雄
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78;G06N3/063;G06N3/04;G06N3/08
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 李輝

1.一種半導(dǎo)體器件，包括：

數(shù)據(jù)路徑，包括多個(gè)處理器元件；

狀態(tài)轉(zhuǎn)變管理單元，管理所述數(shù)據(jù)路徑的狀態(tài)；以及

并行計(jì)算單元，在所述并行計(jì)算單元中按順序執(zhí)行數(shù)據(jù)的輸入和輸出，

其中所述狀態(tài)轉(zhuǎn)變管理單元的輸出能夠被所述多個(gè)處理器元件執(zhí)行。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，

其中所述數(shù)據(jù)路徑還包括功能被固定的專用算術(shù)單元，并且

所述多個(gè)處理器元件具有能夠改變運(yùn)算內(nèi)容的通用算術(shù)單元。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，

其中在多個(gè)周期的時(shí)間段內(nèi)由所述狀態(tài)轉(zhuǎn)變管理單元重復(fù)相同狀態(tài)。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，

其中所述狀態(tài)轉(zhuǎn)變管理單元從存儲(chǔ)器讀取規(guī)定所述數(shù)據(jù)路徑的所述狀態(tài)的描述符，并且根據(jù)所讀取的所述描述符轉(zhuǎn)變所述數(shù)據(jù)路徑的所述狀態(tài)。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，

其中所述數(shù)據(jù)路徑的所述狀態(tài)由彼此不同的多個(gè)描述符所規(guī)定。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，還包括多個(gè)DMA控制器，

其中所述多個(gè)DMA控制器操作使得在外部存儲(chǔ)器與所述數(shù)據(jù)路徑之間發(fā)送和接收數(shù)據(jù)。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，

其中所述并行計(jì)算單元包括：

本地存儲(chǔ)器，存儲(chǔ)在所述數(shù)據(jù)與被按順序輸入的數(shù)據(jù)之間待被運(yùn)算的數(shù)據(jù)；

多個(gè)算術(shù)單元，在所述按順序輸入的數(shù)據(jù)與從所述本地存儲(chǔ)器讀取的數(shù)據(jù)之間執(zhí)行運(yùn)算；

電阻器，存儲(chǔ)所述多個(gè)算術(shù)單元的運(yùn)算結(jié)果；以及

選擇器，選擇從所述電阻器按順序輸出的數(shù)據(jù)。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，

其中所述數(shù)據(jù)路徑包括開(kāi)關(guān)，所述開(kāi)關(guān)連接在所述多個(gè)處理器元件中的每個(gè)處理器元件與數(shù)據(jù)總線之間，

所述多個(gè)處理器元件中的每個(gè)處理器元件包括通用計(jì)算單元和管理存儲(chǔ)器，

規(guī)定所述通用計(jì)算單元和所述開(kāi)關(guān)的狀態(tài)的多條狀態(tài)信息被存儲(chǔ)在所述管理存儲(chǔ)器中，并且

從所述管理存儲(chǔ)器中所存儲(chǔ)的所述多條狀態(tài)信息中指定預(yù)定信息。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，

其中所述狀態(tài)轉(zhuǎn)變管理單元從存儲(chǔ)器讀取描述符，并且從所述多條狀態(tài)信息中指定與所讀取的所述描述符相對(duì)應(yīng)的狀態(tài)信息。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，

其中所述并行計(jì)算單元包括：

本地存儲(chǔ)器，存儲(chǔ)在所述數(shù)據(jù)與按順序輸入的數(shù)據(jù)之間待被運(yùn)算的數(shù)據(jù)；

多個(gè)算術(shù)單元，在所述按順序輸入的數(shù)據(jù)與從所述本地存儲(chǔ)器讀取的數(shù)據(jù)之間執(zhí)行運(yùn)算；

電阻器，存儲(chǔ)所述多個(gè)算術(shù)單元的運(yùn)算結(jié)果；以及

選擇器，選擇從所述電阻器按順序輸出的數(shù)據(jù)，

由所述選擇器選擇的數(shù)據(jù)被供應(yīng)給所述數(shù)據(jù)路徑。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，

其中所述狀態(tài)轉(zhuǎn)變管理單元包括多個(gè)單一狀態(tài)轉(zhuǎn)變管理單元，

所述多個(gè)單一狀態(tài)轉(zhuǎn)變管理單元指定相對(duì)于對(duì)應(yīng)的數(shù)據(jù)路徑不同的狀態(tài)。

12.一種半導(dǎo)體器件的控制方法，所述半導(dǎo)體器件包括多個(gè)處理器元件、具有開(kāi)關(guān)的數(shù)據(jù)路徑、管理所述數(shù)據(jù)路徑的配置的狀態(tài)轉(zhuǎn)變管理單元、以及并行計(jì)算單元，所述開(kāi)關(guān)連接到所述多個(gè)處理器元件中的每個(gè)處理器元件，在所述并行計(jì)算單元中按順序執(zhí)行數(shù)據(jù)的輸入和輸出，所述方法包括：

第一處理步驟，在所述第一處理步驟中所述狀態(tài)轉(zhuǎn)變管理單元將所述數(shù)據(jù)路徑的配置設(shè)為第一配置，并且由具有所述第一配置的所述數(shù)據(jù)路徑執(zhí)行處理；以及

第二處理步驟，在所述第二處理步驟中所述狀態(tài)轉(zhuǎn)變管理單元將所述數(shù)據(jù)路徑的配置設(shè)為與所述第一配置不同的第二配置，并且由具有所述第二配置的所述數(shù)據(jù)路徑執(zhí)行處理。

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件的控制方法，

在所述第一處理步驟之前，由所述并行計(jì)算單元執(zhí)行運(yùn)算，并且

運(yùn)算結(jié)果被供應(yīng)給所述數(shù)據(jù)路徑。