[發明專利]半導體封裝結構及其制造方法

在審

• 申請號: 202011092825.2
• 申請日: 2020-10-13
• 公開（公告）號: CN112466838A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 呂文隆
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/56
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

本公開提供了半導體封裝結構及其制造方法。該半導體封裝結構的一具體實施方式包括：堆疊介電層，由至少一個第一介電層堆疊而成，第一介電層具有第一表面、與第一表面相對的第二表面、以及由第一表面向第二表面延伸的第一凹部，第一表面設置有貫穿第一凹部的導電結構，導電結構與第一介電層之間設置粘合層；導電連接結構，設置于與堆疊介電層的最下層第一介電層的第二表面，導電連接結構與堆疊介電層的最下層第一介電層的導電結構之間設置有粘合層；電子組件，通過堆疊介電層中的導電結構與導電連接結構連接；底部填充膠，填入于堆疊介電層和電子組件之間。

技術領域

本公開涉及半導體封裝技術領域，具體涉及半導體封裝結構及其制造方法。

背景技術

半導體封裝結構可包含將電子組件對接到襯底的電連接結構，例如焊球。通常先設置導電柱以維持預設距離產生預設空間，進而在電子組件與襯底對接時通過該預設空間填入底部填充膠。在制造該電連接結構的過程中(例如在回流焊過程中)，形成焊球的焊料可能與導電柱接觸形成金屬間化合物(IMC，Intermetallic Compound)，而金屬間化合物的存在會導致焊點產生裂紋，從而降低焊點的可靠性，影響電性能。

發明內容

第一方面，本公開提供了一種半導體封裝結構，該半導體封裝結構包括：堆疊介電層，由至少一個第一介電層堆疊而成，第一介電層具有第一表面、與第一表面相對的第二表面、以及由第一表面向第二表面延伸的第一凹部，第一表面設置有貫穿第一凹部的導電結構，導電結構與第一介電層之間設置粘合層；導電連接結構，設置于與堆疊介電層的最下層第一介電層的第二表面，導電連接結構與堆疊介電層的最下層第一介電層的導電結構之間設置有粘合層；電子組件，通過堆疊介電層中的導電結構與導電連接結構連接；底部填充膠，填入于堆疊介電層和電子組件之間。

在一些可選的實施方式中，第一介電層的厚度在5μm到20μm之間。

在一些可選的實施方式中，第一凹部的底部形狀為圓形，以及第一凹部的底部直徑在10μm到50μm之間。

在一些可選的實施方式中，導電結構包括至少一個導電跡線，導電跡線的線寬及線間距L/S在2μm/2μm到3μm/3μm之間。

在一些可選的實施方式中，導電跡線的厚度在2μm到3μm之間。

在一些可選的實施方式中，導電連接結構包括：阻擋層、焊層及焊料元件。

在一些可選的實施方式中，阻擋層為鈦銅合金或鈦鎳銅合金。

在一些可選的實施方式中，焊層為金、銀、銅、鎳、鋁合金或其合金。

在一些可選的實施方式中，焊層的厚度在0.1μm到3μm之間。

在一些可選的實施方式中，焊料元件為焊球，焊球的直徑在5μm到80μm之間。

在一些可選的實施方式中，焊料元件為錫或錫銀合金。

在一些可選的實施方式中，導電連接結構包括至少一個焊料凸塊，焊料凸塊的直徑和間距小于等于5μm/5μm。

在一些可選的實施方式中，導電結構具有鄰近第二表面的第三表面，其中，第三表面被第一介電層與粘合層完全覆蓋。

在一些可選的實施方式中，粘合層包括鈦。

在一些可選的實施方式中，半導體封裝結構還包括：封裝材，封裝材包覆電子組件。