[發明專利]半導體封裝結構及其制造方法

在審

• 申請號: 202011092825.2
• 申請日: 2020-10-13
• 公開（公告）號: CN112466838A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 呂文隆
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/56
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

1.一種半導體封裝結構，包括：

堆疊介電層，由至少一個第一介電層堆疊而成，所述第一介電層具有第一表面、與所述第一表面相對的第二表面、以及由所述第一表面向所述第二表面延伸的第一凹部，所述第一表面設置有貫穿所述第一凹部的導電結構，所述導電結構與所述第一介電層之間設置粘合層；

導電連接結構，設置于與所述堆疊介電層的最下層第一介電層的第二表面，所述導電連接結構與所述堆疊介電層的最下層第一介電層的導電結構之間設置有粘合層；

電子組件，通過所述堆疊介電層中的導電結構與所述導電連接結構連接；

底部填充膠，填入于所述堆疊介電層和所述電子組件之間。

2.根據權利要求1所述的半導體封裝結構，其中，所述第一介電層的厚度在5μm到20μm之間，所述第一凹部的底部形狀為圓形，以及所述第一凹部的底部直徑在10μm到50μm之間。

3.根據權利要求1所述的半導體封裝結構，其中，所述導電結構包括至少一個導電跡線，所述導電跡線的線寬及線間距L/S在2μm/2μm到3μm/3μm之間。

4.根據權利要求1所述的半導體封裝結構，其中，所述導電連接結構包括：阻擋層、焊層及焊料元件。

5.根據權利要求1所述的半導體封裝結構，其中，所述導電結構具有鄰近所述第二表面的第三表面，其中，所述第三表面被所述第一介電層與所述粘合層完全覆蓋。

6.根據權利要求1所述的半導體封裝結構，其中，所述粘合層包括鈦。

7.根據權利要求1-6任一項所述的半導體封裝結構，其中，所述半導體封裝結構還包括：

封裝材，所述封裝材包覆所述電子組件。

8.一種制作半導體封裝結構的方法，包括：

提供載體；

在所述載體形成導電連接結構；

在所述導電連接結構形成堆疊介電層，所述堆疊介電層是由至少一個第一介電層堆疊而成，所述第一介電層具有第一表面、與所述第一表面相對的第二表面、以及由所述第一表面向所述第二表面延伸的第一凹部，所述第一表面設置有貫穿所述第一凹部的導電結構，所述導電結構與所述第一介電層之間設置粘合層；

在所述堆疊介電層上放置電子組件，將所述電子組件與所述堆疊介電層電連接，以及在所述電子組件與所述堆疊介電層之間填入底部填充膠。

9.根據權利要求8所述的方法，其中，所述在所述載體形成導電連接結構，包括：

在所述載體形成種子層；

在所述種子層形成第二介電層；

在所述第二介電層形成第二凹部，并在所述第二凹部形成導電連接結構；以及所述方法還包括：

去除所述載體、所述種子層以及所述第二介電層。

10.根據權利要求8或9所述的方法，其中，所述在所述導電連接結構形成堆疊介電層，包括：

在所述導電連接結構形成第所述一介電層，在所述第一介電層形成所述第一凹部以暴露所述導電連接結構；

在所述第一介電層依次形成所述粘合層和所述導電結構。