[發明專利]一種B碼解調模塊

在審

• 申請號: 202011087892.5
• 申請日: 2020-10-13
• 公開（公告）號: CN112214066A
• 公開（公告）日: 2021-01-12
• 發明（設計）人: 霍海強;劉鐵強;賈杰峰;杜文叢;趙巖
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: G06F1/12
• 分類號: G06F1/12;H03B5/32;H04J3/06
• 代理公司: 河北東尚律師事務所 13124
• 代理人: 王文慶

本發明公開了一種B碼解調模塊，涉及B碼解調及時間傳輸技術領域。該模塊包括FPGA、恒溫晶振、時差測量芯片和數模轉換器；當外部B碼信號正常時，FPGA將B碼解調時間對外輸出；當外部B碼信號消失時，FPGA根據守時模型調整晶振頻率進行守時，并將守時時間對外輸出。本發明可將解調出的B碼時間通過PCIe總線傳輸給計算機，當外部B碼消失后，可利用B碼馴服的本地恒溫晶振維持高精度時間，為計算機及其他用時設備提供高精度時間基準，特別適用于計算機平臺時間同步。

技術領域

本發明涉及時間頻率領域中的B碼解調及時間傳輸技術領域，特別是指一種B碼解調模塊。

背景技術

隨著當代科學技術的蓬勃發展，為了使各個用時單位完成統一的任務，對計算機及其他用時設備之間能保持統一的、精確的時間要求越來越高。當前各類計算機、工控機主要通過PCI總線、串口、網絡等方式完成本地時間同步，這類方法存在以下缺點：

1）串口、網絡授時精度較低，無硬件1PPS輸出；

2）當外部授時信號丟失后，無守時能力，時間同步精度將會迅速變差；

3）此外，計算機主板逐漸不再支持PCI總線，基于PCI總線完成本地時間同步已無應用前景。

發明內容

有鑒于此，本發明提供一種B碼解調模塊，該模塊可有效提高授時精度，提升守時能力，具備較為廣闊的應用前景。

為了實現上述目的，本發明采用的技術方案為：

一種B碼解調模塊，包括FPGA1、恒溫晶振2、時差測量芯片3和數模轉換器4；其中，恒溫晶振2用于產生內部基準10MHz信號；FPGA 1通過接收外部輸入的B碼信號，同時使用恒溫晶振的10MHz信號生成本地1PPS信號，并以本地10MHz信號解調外部B碼，生成B碼解調時間及B碼1PPS信號；時差測量芯片3 測量B碼1PPS信號和本地1PPS信號的時差；FPGA 1根據時差測量芯片輸出的時差計算B碼信號與恒溫晶振間的頻差和相差，并根據該頻差和相差控制數模轉換器輸出給恒溫晶振的壓控電壓，從而調整恒溫晶振的頻率；

當外部B碼信號正常時，FPGA將B碼解調時間對外輸出；當外部B碼信號消失時，FPGA根據守時模型調整晶振頻率進行守時，并將守時時間對外輸出。

進一步的，所述FPGA解調外部B碼的具體方式為：

FPGA接收外部B碼碼元信號；

FPGA以恒溫晶振的10MHz信號為時鐘計算B碼各個碼元的脈寬，并提取各個碼元的上升沿；

FPGA搜索兩個連續8ms脈寬的碼元，獲得參考碼元位置；

根據參考碼元位置開展碼元計數，確定時間信息所在碼元的脈寬；

根據時間信息所在碼元脈寬獲得年天時分秒時間信息；并提取參考碼元上升沿，該上升沿即為B碼1PPS信號。

進一步的，所述FPGA對外輸出時間信號的具體方式為：

在外部B碼1PPS信號正常時，對恒溫晶振分頻1PPS和B碼1PPS進行比相，測量出恒溫晶振的頻差和相差；

建立恒溫晶振守時模型

其中，a_t0為相差，b_t為頻差，c_t為相對頻率漂移率，t₀為當前時刻，t為時間尺度，T_t為總時差；

根據頻差和相差及晶振守時模型調整壓控電壓，輸出高精度的1PPS；

當外部B碼信號消失時，根據晶振守時模型調整壓控電壓，以調整后的恒溫晶振10MHz信號作為時鐘基準，對外提供高精度時間。