[發明專利]半導體器件制造方法、半導體器件及存儲器

在審

• 申請號: 202011077071.3
• 申請日: 2020-10-10
• 公開（公告）號: CN114334828A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 張仕然;孫正慶;于有權
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L27/108
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開提供了一種半導體器件制造方法、半導體器件及存儲器，屬于半導體技術領域。該半導體器件制造方法包括提供半導體襯底；在半導體襯底上形成淺溝槽隔離結構和若干個間隔排布的凹槽，相鄰兩個凹槽之間形成襯底凸起；在半導體襯底表面沉積柵極氧化層，柵極氧化層覆蓋凹槽和襯底凸起；在柵極氧化層上形成柵極結構，柵極結構包括第一柵極結構和第二柵極結構，第一柵極結構覆蓋襯底凸起表面；在半導體襯底內形成源極和漏極。第一柵極結構覆蓋襯底凸起表面，使得導電溝道呈彎曲結構，在縱向(垂直于半導體襯底方向)上延伸柵極氧化層和導電溝道的長度，通過調整不同的縱向深度，可提供不同電容參數的晶體管，同時可有效改善晶體管器件的短溝道效應。

技術領域

本公開涉及半導體技術領域，尤其涉及一種半導體器件制造方法、半導體器件及存儲器。

背景技術

隨著半導體集成電路器件技術的不斷發展，如何優化工藝流程，是有效的提高公司的生產效率和降低生產運營成本的主要途徑。動態隨機存取存儲器(Dynamic RandomAccess Memory，DRAM)，是常用的半導體存儲器件，包含多個重復的存儲單元，每個存儲單元包含電容器和晶體管。

互補金屬氧化物半導體晶體管已經被廣泛用于各種半導體集成電路器件。對于不同器件性能和產品需求，需要滿足不同電容參數的CMOS晶體管。目前，通常通過改變柵極氧化層的厚度，形成不同厚度的柵極氧化層，來滿足CMOS不同的電容參數和相應器件的電性需求。然而，該方法工藝復雜，成本較高，另外當柵極氧化層的厚度調整到很低的時候，會使半導體器件容易產生漏電等問題。

所述背景技術部分公開的上述信息僅用于加強對本公開的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于提供一種半導體器件制造方法、半導體器件及存儲器，由此可提供不同電容參數的晶體管，同時可有效改變晶體管器件的短溝道效應。。

為實現上述發明目的，本公開采用如下技術方案：

根據本公開的第一個方面，提供一種半導體器件的制造方法，包括：

提供半導體襯底；

在所述半導體襯底上形成淺溝槽隔離結構和若干個間隔排布的凹槽，相鄰兩個所述凹槽之間形成襯底凸起；

在所述半導體襯底表面沉積柵極氧化層，所述柵極氧化層覆蓋所述凹槽和所述襯底凸起；

在所述柵極氧化層上形成柵極結構，所述柵極結構包括第一柵極結構和第二柵極結構，所述第一柵極結構覆蓋所述襯底凸起表面；

在所述半導體襯底內形成源極和漏極，所述柵極氧化層、所述柵極結構、所述源極和所述漏極構成晶體管器件。

在本公開的一種示例性實施例中，所述晶體管器件包括第一晶體管器件和第二晶體管器件，所述第一晶體管器件包括所述第一柵極結構。

在本公開的一種示例性實施例中，所述第一晶體管器件位于所述淺溝槽隔離結構的一側，所述第二晶體管位于所述淺溝槽隔離結構的另一側。

在本公開的一種示例性實施例中，在所述柵極氧化層上形成柵極結構包括：

于所述柵極氧化層上形成多晶硅層，所述多晶硅層覆蓋所述柵極氧化層表面；

于所述多晶硅層上形成阻擋層，所述阻擋層覆蓋所述多晶硅層表面；

于所述阻擋層上形成導電金屬層，所述導電金屬層覆蓋所述阻擋層表面；

于所述導電金屬層上形成絕緣層，所述絕緣層覆蓋所述導電金屬層表面；

刻蝕部分所述多晶硅層、部分所述阻擋層、部分所述導電金屬層、部分所述絕緣層，形成所述柵極結構。