[發(fā)明專利]用于浮點(diǎn)運(yùn)算的乘法器、方法、集成電路芯片和計(jì)算裝置

在審

• 申請?zhí)枺?/td>: 202011075144.5
• 申請日: 2020-10-09
• 公開（公告）號: CN112732221A
• 公開（公告）日: 2021-04-30
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 安徽寒武紀(jì)信息科技有限公司
• 主分類號: G06F7/523
• 分類號: G06F7/523;G06F7/57
• 代理公司: 北京維昊知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11804
• 代理人: 李強(qiáng);李波

本發(fā)明涉及一種用于浮點(diǎn)運(yùn)算的乘法器、方法、集成電路芯片和計(jì)算裝置，其中計(jì)算裝置可以包括在組合處理裝置中，該組合處理裝置還可以包括通用互聯(lián)接口和其他處理裝置。所述計(jì)算裝置與其他處理裝置進(jìn)行交互，共同完成用戶指定的計(jì)算操作。組合處理裝置還可以包括存儲裝置，該存儲裝置分別與計(jì)算裝置和其他處理裝置連接，用于計(jì)算裝置和其他處理裝置的數(shù)據(jù)。本發(fā)明的方案可以廣泛應(yīng)用于各類浮點(diǎn)數(shù)據(jù)運(yùn)算中。

技術(shù)領(lǐng)域

本披露一般地涉及浮點(diǎn)運(yùn)算領(lǐng)域。更具體地，本披露涉及用于浮點(diǎn)運(yùn)算的方法、乘法器、集成電路芯片和計(jì)算裝置。

背景技術(shù)

在當(dāng)前的各種信號處理算法中，如向量之間的內(nèi)積操作和矩陣的卷積運(yùn)算中，使用到大量的乘加操作，而這些乘加操作的效率往往取決于乘法器的執(zhí)行速度。盡管當(dāng)前的乘法器在執(zhí)行效率方面獲得了顯著提高，但在處理浮點(diǎn)類型數(shù)據(jù)方面，其還存在提升的空間。因此，如何獲得一種高效率、低功耗和低成本的乘法器來執(zhí)行浮點(diǎn)型數(shù)據(jù)的乘法操作成為現(xiàn)有技術(shù)中需要解決的問題。

發(fā)明內(nèi)容

為了至少部分地解決背景技術(shù)中提到的技術(shù)問題，本披露的方案提供了一種用于浮點(diǎn)運(yùn)算的乘法器、方法、包括該乘法器的集成電路芯片和計(jì)算裝置。

在一個(gè)方面中，本披露提供一種乘法器，用于根據(jù)運(yùn)算模式進(jìn)行浮點(diǎn)數(shù)乘法運(yùn)算，其中所述浮點(diǎn)數(shù)至少包括指數(shù)和尾數(shù)，所述乘法器包括：指數(shù)處理單元，用于根據(jù)所述運(yùn)算模式、第一浮點(diǎn)數(shù)的指數(shù)和第二浮點(diǎn)數(shù)的指數(shù)來獲得所述乘法運(yùn)算后的指數(shù)；以及尾數(shù)處理單元，用于根據(jù)所述運(yùn)算模式、所述第一浮點(diǎn)數(shù)的尾數(shù)和所述第二浮點(diǎn)數(shù)的尾數(shù)來獲得所述乘法運(yùn)算后的尾數(shù)，其中，所述運(yùn)算模式用于指示所述第一浮點(diǎn)數(shù)的數(shù)據(jù)格式和所述第二浮點(diǎn)數(shù)的數(shù)據(jù)格式。

在另一方面中，本披露提供一種使用乘法器執(zhí)行浮點(diǎn)數(shù)乘法運(yùn)算的方法，其中所述浮點(diǎn)數(shù)至少包括指數(shù)和尾數(shù)，該乘法器基于運(yùn)算模式執(zhí)行乘法運(yùn)算，所述方法包括：利用所述乘法器的指數(shù)處理單元來根據(jù)所述運(yùn)算模式、第一浮點(diǎn)數(shù)的指數(shù)和第二浮點(diǎn)數(shù)的指數(shù)獲得所述乘法運(yùn)算后的指數(shù)；利用所述乘法器的尾數(shù)處理單元來根據(jù)所述運(yùn)算模式、所述第一浮點(diǎn)數(shù)的尾數(shù)和所述第二浮點(diǎn)數(shù)的尾數(shù)獲得所述乘法運(yùn)算后的尾數(shù)，其中，所述運(yùn)算模式用于指示所述第一浮點(diǎn)數(shù)的數(shù)據(jù)格式和所述第二浮點(diǎn)數(shù)的數(shù)據(jù)格式。

在又一方面中，本披露提供一種集成電路芯片，包括所述的乘法器。在一個(gè)或多個(gè)實(shí)施例中，本披露的乘法器可以構(gòu)成一個(gè)獨(dú)立的集成電路芯片或布置在一塊集成電路芯片或計(jì)算裝置上，實(shí)現(xiàn)對多種不同數(shù)據(jù)格式的浮點(diǎn)數(shù)的運(yùn)算。

利用本披露的乘法器、相應(yīng)的運(yùn)算方法、集成電路芯片和計(jì)算裝置，可以支持對多種浮點(diǎn)類型的數(shù)據(jù)進(jìn)行運(yùn)算而無需針對不同的浮點(diǎn)類型數(shù)據(jù)而提供多個(gè)單獨(dú)的乘法器。由此，本披露的乘法器適用靈活，可以廣泛應(yīng)用于各類浮點(diǎn)數(shù)據(jù)運(yùn)算。另外，在處理位寬較大的輸入數(shù)據(jù)時(shí)，本披露的乘法器支持循環(huán)復(fù)用操作，從而無需布置更多的處理芯片，由此也減小了集成電路的布置面積。

附圖說明

通過參考附圖閱讀下文的詳細(xì)描述，本披露示例性實(shí)施方式的上述以及其他目的、特征和優(yōu)點(diǎn)將變得易于理解。在附圖中，以示例性而非限制性的方式示出了本披露的若干實(shí)施方式，并且相同或?qū)?yīng)的標(biāo)號表示相同或?qū)?yīng)的部分其中：

圖1是示出根據(jù)本披露實(shí)施例的浮點(diǎn)數(shù)據(jù)格式的示意圖；

圖2是示出根據(jù)本披露實(shí)施例的乘法器的示意性結(jié)構(gòu)框圖；

圖3是示出根據(jù)本披露實(shí)施例的乘法器的更多細(xì)節(jié)的結(jié)構(gòu)框圖；

圖4是示出根據(jù)本披露實(shí)施例的尾數(shù)處理單元的示意性框圖；

圖5是示出根據(jù)本披露實(shí)施例的部分積操作的示意圖；

圖6是示出根據(jù)本披露實(shí)施例的華萊士樹壓縮器的操作流程和示意框圖；

圖7是示出根據(jù)本披露實(shí)施例的乘法器的整體示意框圖；