[發明專利]用于浮點運算的乘法器、方法、集成電路芯片和計算裝置

在審

• 申請號: 202011075144.5
• 申請日: 2020-10-09
• 公開（公告）號: CN112732221A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 安徽寒武紀信息科技有限公司
• 主分類號: G06F7/523
• 分類號: G06F7/523;G06F7/57
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 李強;李波

1.一種乘法器，用于根據運算模式進行浮點數乘法運算，其中所述浮點數至少包括指數和尾數，所述乘法器包括：

指數處理單元，用于根據所述運算模式、第一浮點數的指數和第二浮點數的指數來獲得所述乘法運算后的指數；以及

尾數處理單元，用于根據所述運算模式、所述第一浮點數的尾數和所述第二浮點數的尾數來獲得所述乘法運算后的尾數，

其中，所述運算模式用于指示所述第一浮點數的數據格式和所述第二浮點數的數據格式。

2.根據權利要求1所述的乘法器，其中所述運算模式還用于指示所述乘法運算后的數據格式。

3.根據權利要求1或2所述的乘法器，其中所述數據格式包括半精度浮點數、單精度浮點數、腦浮點數、雙精度浮點數、自定義浮點數中的至少一種。

4.根據權利要求1或2所述的乘法器，其中所述浮點數還包括符號，所述乘法器進一步包括：

符號處理單元，用于根據第一浮點數的符號和第二浮點數的符號獲得乘法運算后的符號。

5.根據權利要求4所述的乘法器，其中所述符號處理單元包括異或邏輯電路，所述異或邏輯電路用于根據所述第一浮點數的符號和所述第二浮點數的符號進行異或運算，獲得所述乘法運算后的符號。

6.根據權利要求1或2所述的乘法器，進一步包括：

規格化處理單元，用于當所述第一浮點數或第二浮點數為非規格化的非零浮點數時，根據所述運算模式，對所述第一浮點數或第二浮點數進行規格化處理，以獲得對應的指數和尾數。

7.根據權利要求1或2所述的乘法器，其中所述尾數處理單元包括部分積運算單元和部分積求和單元，其中所述部分積運算單元用于根據所述第一浮點數的尾數和第二浮點數的尾數獲得中間結果，所述部分積求和單元用于將所述中間結果進行加和運算以獲得加和結果，并將所述加和結果作為所述乘法運算后的尾數。

8.根據權利要求7所述的乘法器，其中所述部分積運算單元包括布斯編碼電路，所述布斯編碼電路用于對第一浮點數或第二浮點數的尾數的高低位補0，并進行布斯編碼處理，以獲得所述中間結果。

9.根據權利要求8所述的乘法器，其中所述部分積求和單元包括加法器，所述加法器用于對所述中間結果進行加和，以獲得所述加和結果。

10.根據權利要求8所述的乘法器，其中所述部分積求和單元包括華萊士樹和加法器，其中所述華萊士樹用于對所述中間結果進行加和，以獲得第二中間結果，所述加法器用于對所述第二中間結果進行加和，以獲得所述加和結果。

11.根據權利要求9或10所述的乘法器，其中所述加法器包括全加器、串行加法器和超前進位加法器中的至少一種。

12.根據權利要求10所述的乘法器，其中當所述中間結果的個數不足M個時，補充零值作為中間結果，使得所述中間結果的數量等于M，其中M為預設的正整數。

13.根據權利要求12所述的乘法器，其中每個所述華萊士樹具有M個輸入和N個輸出，所述華萊士樹的數目不小于K,其中N為預設的小于M的正整數,K為不小于所述中間結果的最大位寬的正整數。

14.根據權利要求13所述的乘法器，其中所述部分積求和單元用于根據運算模式來選用一組或多組所述華萊士樹對所述中間結果進行加和，其中每組所述華萊士樹有X個華萊士樹，X為所述中間結果的位數，其中各組內的所述華萊士樹之間存在依次進位的關系，而各組之間的華萊士樹不存在進位的關系。