[發明專利]半導體封裝結構及其制造方法

在審

• 申請號: 202011069697.X
• 申請日: 2020-09-30
• 公開（公告）號: CN112435970A
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 呂文隆
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L23/14
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

1.一種半導體封裝結構，包括：

線路基板，具有第一表面以及與所述第一表面相對的第二表面；

第一封裝層，設置于所述第一表面，包括第一電子組件和第一封裝材；

第一緩沖層，設置于所述第一表面與所述第一封裝層之間；

其中，所述線路基板的熱膨脹系數CTE大于所述第一封裝層的CTE，所述第一緩沖層的CTE大于所述第一封裝材的CTE。

2.根據權利要求1所述的半導體封裝結構，其中，還包括：

第二封裝層，設置于所述第二表面，包括第二電子組件和第二封裝材，其中，所述第一封裝層的CTE小于所述第二封裝層的CTE。

3.根據權利要求2所述的半導體封裝結構，還包括：

第二緩沖層，設置于所述第二表面與所述第二封裝層之間，所述第二緩沖層的CTE為負值。

4.根據權利要求3所述的半導體封裝結構，其中，所述第二緩沖層相對于所述第一緩沖層更靠近所述線路基板的邊緣。

5.根據權利要求3所述的半導體封裝結構，其中，所述線路基板還具有與所述第一表面相鄰的第三表面、第四表面、第五表面以及第六表面，所述第二緩沖層與所述第三表面、所述第四表面、所述第五表面以及所述第六表面中至少一表面共平面。

6.根據權利要求3中任一項所述的半導體封裝結構，其中，所述第一緩沖層嵌入至所述線路基板和所述第一封裝材之中，且所述第一緩沖層嵌入至所述線路基板的部分的體積小于等于所述第一緩沖層嵌入至所述第一封裝材的部分的體積。

7.根據權利要求3-6中任一項所述的半導體封裝結構，其中，所述第二緩沖層嵌入至所述線路基板和所述第二封裝材之中。

8.一種制造半導體封裝結構的方法，包括：

提供線路基板，其中，所述線路基板具有第一表面以及與所述第一表面相對的第二表面；

在所述第一表面形成第一緩沖層；

在所述第一表面形成第一封裝層，覆蓋所述第一緩沖層；

在所述第二表面形成第二緩沖層，其中，所述第二緩沖層相對于所述第一緩沖層更靠近所述線路基板的邊緣；

在所述第二表面形成第二封裝層，覆蓋所述第二緩沖層。

9.根據權利要求8所述的方法，其中，所述在所述第一表面形成第一緩沖層，包括：

在所述第一表面鉆孔以形成第一凹腔；

在所述第一凹腔形成所述第一緩沖層，以使所述第一緩沖層嵌入至所述線路基板和所述第一封裝材之中。

10.根據權利要求8或9所述的方法，其中，所述在所述第二表面形成第二緩沖層，包括：

在所述第二表面鉆孔以形成第二凹腔；

在所述第二凹腔形成所述第二緩沖層，以使所述第二緩沖層嵌入至所述線路基板和所述第二封裝材之中。