[發明專利]半導體封裝裝置及其制造方法

在審

• 申請號: 202011069248.5
• 申請日: 2020-09-30
• 公開（公告）號: CN112435981A
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 方緒南;莊淳鈞
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/56
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

本公開提供了半導體封裝裝置及其制造方法。該半導體封裝裝置通過利用具有自對準(self?alignment)特性的材料(例如，凸塊或者焊球)，首先將一個或兩個電子組件形成在第一線路層上，以及在第一線路層上形成將與上層線路組件連接的連接線路(例如，金屬柱)，從而完成上述一個或兩個電子組件的定位，減少封膠過程中模流沖擊引起的位移。然后，再用自對準特性的材料將線路組件連接到上述一個或兩個電子組和連接線路。進而，半導體封裝裝置可以減少封膠過程中模流沖擊可能對電子組件造成的位移(shift)，提高電子組件之間的數據傳輸速度，以及降低了成本。

技術領域

本公開涉及半導體封裝裝置技術領域，具體涉及天線半導體封裝裝置及其制造方法。

背景技術

目前的半導體封裝形式主要有2.5D封裝、3D封裝和扇出型封裝。在2.5D封裝和3D封裝中，封裝產品中裸芯片(Die)與基板之間主要是用硅通孔(Through Silicon Via，TSV)和中介層(Interposer)做電路連接，然而中介層的硅通孔制程流程長且成本昂貴。扇出型封裝雖然不需具備硅通孔的中介層，可以通過金屬柱(pillar)做連接，然而裸芯片與橋芯片(bridge die)之間存在重布線層(Re-Distribution Layer，RDL)，在熱循環時會存在翹曲(warpage)。另外，如果在扇出型封裝中上下設置的電子組件或線路組件(例如，裸芯片)，可能會出現下層設置的電子組件被封膠過程中的模流沖擊而造成位移，繼而可能導致后續重布線層無法精準對位因模流沖擊而產生唯一的電子組件(例如，裸芯片)。

發明內容

本公開提出了半導體封裝裝置及其制造方法。

第一方面，本公開提供了一種半導體封裝裝置，該半導體封裝裝置包括：

第一線路層，具有第一表面和與所述第一表面相對的第二表面，所述第二表面設置有導電元件；

第一電組件，設置于所述第一表面，被動面靠近且平行于所述第一表面，主動面設置有電連接件；

線路組件，設置于所述第一電組件上，主動面靠近所述第一電組件的主動面，所述線路組件與所述第一電組件電連接；

連接線路，所述線路組件通過所述連接線路連接所述第一線路層，所述連接線路的長度大于所述第一電組件的高度；

第一介電材，設置于所述線路組件與所述第一電組件和所述連接線路二者之間且靠近所述線路組件；

第二介電材，設置于所述線路組件與所述第一電組件和所述連接線路二者之間且靠近所述第一電組件，所述第一介電材與所述第二介電材不同。

在一些可選的實施方式中，所述半導體封裝裝置還包括：

第二電組件，所述第二電組件和所述第一電組件并列設置于所述第一表面，被動面靠近且平行于所述第一表面，主動面設置有電連接件；

所述線路組件設置于所述第一電組件和所述第二電組件上，所述第二電組件的主動面靠近所述線路組件的主動面，所述線路組件與所述第二電組件電連接，所述連接線路的長度大于所述第二電組件的高度；

第三介電材，設置于所述線路組件和所述第二電組件之間且靠近所述線路組件；

第四介電材，設置于所述線路組件和所述第二電組件之間且靠近所述第二電組件，所述第三介電材與所述第四介電材不同。

在一些可選的實施方式中，所述連接線路設置于所述第一電組件和所述第二電組件之間。