[發明專利]半導體模塊和半導體模塊的制造方法

在審

• 申請號: 202011059608.3
• 申請日: 2020-09-30
• 公開（公告）號: CN112599486A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 堀元人;池田良成
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L25/18;H01L29/417;H01L21/60
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

本發明提供半導體模塊和半導體模塊的制造方法。降低電感并實現小型化。半導體模塊包括：第1金屬布線板，構成P端子；第2金屬布線板，構成N端子；第3金屬布線板，構成輸出端子；第1半導體元件，集電極朝向第1金屬布線板的一主面地配置于第1金屬布線板的一主面；第2半導體元件，集電極朝向第3金屬布線板的一主面地配置于第3金屬布線板的一主面。第2金屬布線板隔著絕緣材料配置于第1金屬布線板的一主面。第3金屬布線板以一主面朝向第1金屬布線板的方式配置。第1半導體元件和第2半導體元件以第1半導體元件的發射極與第3金屬布線板的一主面連接且第2半導體元件的發射極與第2金屬布線板的一主面連接的方式表背相反地配置。

技術領域

本發明涉及半導體模塊和半導體模塊的制造方法。

背景技術

半導體裝置具有設有IGBT(Insulated Gate Bipolar Transistor)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等半導體元件的基板，被利用于變換器裝置等。

一般的半導體模塊通過在絕緣基板的上表面隔著釬料等接合材料配置多個半導體芯片而構成(例如，參照專利文獻1、2)。在專利文獻1中，公開有一種在一個層疊基板上配置有功率半導體芯片并將該組合橫向排列配置兩個而成的、所謂的半橋(2in1)模塊。在專利文獻2中，公開有一種通過在矩形形狀的絕緣基板上橫向排列配置多個半導體芯片(IGBT芯片和FWD芯片)而構成的半導體模塊。

專利文獻1：日本特開2013－222950號公報

專利文獻2：日本特開平10－56131號公報

發明內容

發明要解決的問題

然而，在專利文獻1、2中，由于多個半導體芯片相對于絕緣基板橫向排列配置，因而，布線路徑變長，其結果，可能導致電感變大。另外，還存在導致半導體模塊整體變大的問題。

本發明即是鑒于這一點而做成的，其一個目的在于提供一種能夠降低電感并實現小型化的半導體模塊和半導體模塊的制造方法。

用于解決問題的方案

本發明的一技術方案的半導體模塊包括：第1金屬布線板，其構成P端子；第2金屬布線板，其構成N端子；第3金屬布線板，其構成輸出端子；第1半導體元件，其以集電極朝向所述第1金屬布線板的一主面的方式配置于所述第1金屬布線板的一主面；以及第2半導體元件，其以集電極朝向所述第3金屬布線板的一主面的方式配置于所述第3金屬布線板的一主面，所述第2金屬布線板隔著絕緣材料配置于所述第1金屬布線板的一主面，所述第3金屬布線板以一主面朝向所述第1金屬布線板的方式配置，所述第1半導體元件和所述第2半導體元件以所述第1半導體元件的發射極與所述第3金屬布線板的一主面連接并且所述第2半導體元件的發射極與所述第2金屬布線板的一主面連接的方式表背相反地配置。

本發明的一技術方案的半導體模塊的制造方法實施：芯片配置工序，在該芯片配置工序中，在構成P端子的第1金屬布線板的一主面以集電極朝向該第1金屬布線板的一主面的方式配置第1半導體元件，在構成輸出端子的第3金屬布線板的一主面以集電極朝向該第3金屬布線板的一主面的方式配置第2半導體元件；金屬布線板配置工序，在該金屬布線板配置工序中，將構成N端子的第2金屬布線板隔著絕緣材料配置于所述第1金屬板的主面；以及組裝工序，在該組裝工序中，將所述第1半導體元件和所述第2半導體元件以所述第1半導體元件的發射極與所述第3金屬布線板的一主面連接并且所述第2半導體元件的發射極與所述第2金屬布線板的一主面連接的方式表背相反地配置。

發明的效果

根據本發明，在半導體模塊中，能夠降低電感并實現小型化。