[發明專利]半導體結構的制造方法、半導體結構及存儲器

在審

• 申請號: 202011057546.2
• 申請日: 2020-09-29
• 公開（公告）號: CN114335338A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 杜永好
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L49/02
• 分類號: H01L49/02;H01L21/8242;H01L27/108
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

1.一種半導體結構的制造方法，其特征在于，包括：

提供基底；

在所述基底上形成下電極；

在所述下電極表面形成電容介電層，所述電容介電層包括至少一層氧化鋯層；

對所述電容介電層進行微波退火處理，以改變所述氧化鋯的晶相至四方晶相；

在所述電容介電層表面形成上電極。

2.根據權利要求1所述的制造方法，其特征在于，所述微波退火的功率為700-1400W，時間為250-310秒。

3.根據權利要求1所述的制造方法，其特征在于，在銅室中進行微波退火處理。

4.根據權利要求1所述的制造方法，其特征在于，經過微波退火處理過程中，形成包含所述下電極和所述電容介電層的基板的溫度不大于400℃。

5.根據權利要求1所述的制造方法，其特征在于，所述電容介電層還包括至少一層第一介質層，所述第一介質層與所述氧化鋯層層疊設置。

6.根據權利要求5所述的制造方法，其特征在于，所述第一介質層包含氧化鋁層。

7.根據權利要求5所述的制造方法，其特征在于，所述電容介電層包含兩層所述氧化鋯層和一層所述第一介質層，所述氧化鋯層和所述第一介質層間隔層疊設置。

8.根據權利要求5所述的制造方法，其特征在于，形成的每一所述第一介質層的厚度為1-5nm，每一所述氧化鋯層的厚度為15-25nm。

9.一種半導體結構，其特征在于，包括：

基底；

下電極，位于所述基底上；

電容介電層，設置于所述下電極表面，所述電容介電層包括至少一層氧化鋯層，所述氧化鋯層的氧化鋯的晶相為四方晶相；

上電極，設置于所述電容介電層遠離所述下電極的表面。

10.根據權利要求9所述的半導體結構，其特征在于，所述電容介電層還包括與所述氧化鋯層層疊設置的至少一層第一介質層，所述第一介質層的材料包含氧化鋁。

11.根據權利要求10所述的半導體結構，其特征在于，所述電容介電層包含兩層所述氧化鋯層和一層所述第一介質層，所述氧化鋯層和所述第一介質層間隔層疊設置。

12.根據權利要求11所述的半導體結構，其特征在于，每一所述第一介質層的厚度為1-5nm，每一所述氧化鋯層的厚度為15-25nm。

13.根據權利要求9所述的半導體結構，其特征在于，所述下電極和所述上電極的材料包含氮化鈦。

14.一種存儲器，其特征在于，包含由權利要求1-8任一項所述的制造方法制造的半導體結構。