[發明專利]半導體裝置及其形成方法

在審

• 申請號: 202011056092.7
• 申請日: 2020-09-30
• 公開（公告）號: CN112750812A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 曾杰;R·庫馬爾
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及半導體裝置及其形成方法，其中，一種半導體裝置，包括基板；集電極，具有設置在基板內的掩埋層，位于該掩埋層的第一部分上方的第一阱區，以及至少部分地設置在該第一阱區內的第一導電區；基極，具有位于掩埋層的第二部分上方并橫向鄰接該第一阱區的第二阱區以及至少部分地設置在第二阱區內的第二導電區；發射極，具有至少部分地設置在該第二導電區內的第三導電區；隔離元件，位于該第一導電區和該第三導電區之間；導電板，位于該隔離元件上并電性連接該第一導電區。該掩埋層、該第一阱區、該第一導電區和該第三導電區具有第一導電類型；該第二阱區和該第二導電區具有第二導電類型。

技術領域

本申請通常涉及半導體裝置及形成半導體裝置的方法。更具體的，本申請涉及靜電放電(ESD)保護裝置以及形成ESD保護裝置的方法。

背景技術

隨著集成電路尺寸的不斷縮小，其對于靜電放電更加敏感。使用與核心電路相連的ESD保護電路，保護核心電路不受ESD的影響是很重要的。

用于高電壓功率鉗位的深回彈(deep snapback)ESD保護裝置可能會引起閂鎖(latch-up)問題。因此，基于ESD保護裝置的非回彈PNP可用于提供無閂鎖的高電壓ESD保護。

圖1A示出了用于ESD保護的傳統PNP裝置100的橫截面圖，圖1B示出了傳統PNP裝置100的等效電路150。

如圖1A所示，n型掩埋層(NBL)104和n型外延層(N-Epi)106設置在p基板(P-Sub)102內，與設置在N-Epi層106內的N阱108一起形成PNP裝置100的基極區。PNP裝置100的發射極區120包括設置在N阱108內的P+區122。N+區112也設置在N阱108內，形成連接在PNP裝置100的基極區和發射極區120之間的電阻器110，如圖1B所示。集電極區130包括設置在N-Epi層106內的P阱132,和設置在P阱132內的P+區134。傳統的PNP裝置100提供無閂鎖ESD保護。然而，可能會出現高導通電阻和低故障電流。

發明內容

根據各種非限制性實施例，提供一種半導體裝置。半導體裝置可以包括基板，設置在基板內的集電極區。集電極區可以包括設置在基板內的掩埋層，設置在掩埋層的第一部分上方的第一阱區，和至少部分地設置在該第一阱區內的第一導電區。半導體裝置可以進一步包括設置在掩埋層的第二部分上方的基極區，其中，該基極區可以包括設置在該掩埋層的該第二部分上方的第二阱區和至少部分地設置于該第二阱區內的第二導電區，其中，該第一阱區橫向鄰接該第二阱區。該半導體裝置可以進一步包括發射極區，該發射極區包括至少部分地設置在該第二導電區內的第三導電區，設置在該第一導電區和該第三導電區之間的隔離元件，和設置在該隔離元件上并電性連接該第一導電區的導電板。該掩埋層、該第一阱區、該第一導電區和該第三導電區可具有第一導電類型，該第二阱區和該第二導電區可具有不同于該第一導電類型的第二導電類型。

根據各種非限制性實施例，提供一種形成半導體裝置的方法。該方法可以包括提供基板，形成掩埋層于基板內，形成第一阱區于該掩埋層的第一部分上方，形成至少部分地位于該第一阱區內的第一導電區以形成包括該掩埋層、該第一阱區和該第一導電區的集電極區。該方法可以包括形成第二阱區于該掩埋層的第二部分上方，其中，該第一阱區橫向鄰接該第二阱區，形成至少部分地位于該第二阱區內的第二導電區以形成包括該第二阱區和該第二導電區的基極區，形成至少部分地位于該第二導電區內的第三導電區以形成發射極區，形成位于該第一導電區和該第三導電區之間的隔離元件，形成導電板于該隔離元件上并電性連接該導電板至該第一導電區。該掩埋層、該第一阱區、該第一導電區和該第三導電區可具有第一導電類型。該第二阱區和該第二導電區可具有不同于該第一導電類型的第二導電類型。

附圖說明

在附圖中，相同的附圖標記通常指代不同視圖中的相同部分。此外，附圖不一定按比例，而是一般地側重于說明本發明的原理，為了示例起見，先將僅參考以下附圖來說明本發明的實施例，其中：