[發明專利]一種基于FPGA的圖像配置顯示方法

有效

• 申請號: 202011055056.9
• 申請日: 2020-09-30
• 公開（公告）號: CN112291552B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 葉紅磊;溫建新;葉紅波;蔣亮亮;姚清志
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H04N17/00
• 分類號: H04N17/00
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陶金龍

本發明公開了一種基于FPGA的圖像配置顯示方法，包括如下步驟：S01：FPGA對圖像輸出端輸出的圖像進行采集，獲得并行圖像數據；S02：FPGA產生圖像傳輸配置信號，并在所述圖像傳輸配置信號控制下將所述并行圖像數據通過度信盒子傳輸至上位機；S03：FPGA將所述圖像傳輸配置信號存入寄存器中，并將圖像傳輸配置信號傳輸至度信盒子，所述度信盒子接收軟件接收到圖像傳輸配置信號之后，自動識別出圖像傳輸配置信號，并將識別出來的圖像傳輸配置信號傳輸至上位機；S04：所述上位機根據接收到的圖像傳輸配置信號對接收到的圖像數據進行顯示。本發明提供的方法，在圖像測試系統的調試階段可以快速正確地顯示出FPGA采集的圖像，進而提高采集圖像的檢測效率。

技術領域

本發明屬于圖像顯示領域，具體屬于一種基于FPGA的圖像配置顯示方法。

背景技術

CIS(CMOS?image?sensor，CMOS圖像傳感器)調試或者FPGA(Field?ProgrammableGate?Array，現場可編程邏輯門陣列)驗證中往往需要進行圖像顯示工作，顯示工具一般為顯示器或者把圖像采集到電腦上進行顯示。

常用的一種方法是把圖像通過FPGA采集并轉換為DVP接口再通過度信盒子進行采集工作，再把采集到的圖像通過軟件界面顯示出來。鑒于FPGA無法直接連接至上位機中，一般可以使用度信盒子來進行圖像的傳輸，但是通過度信盒子傳輸至上位機的圖像在顯示過程中存在如下問題：(1)每次圖像顯示都需要進行大量手動配置，才能實現圖像數據到圖像的準確顯示；(2)上位機顯示的圖像畫幅必須嚴格滿足度信盒子的配置大小；(3)幀同步信號的寬度需要滿足度信盒子的要求；(4)幀同步信號到行同步信號之間的時間間隔需要滿足要求；(5)上位機需要把度信盒子電壓配置成有效的幅值，不然無法出圖。當通過度信盒子傳輸至上位機的圖像數據無法出圖時，需要從軟硬件兩個方面進行調試，整個圖像顯示過程極其麻煩。

由于度信盒子需要寄存器配置才可以正常工作，在圖像檢測顯示過程中，尤其是圖像顯示的調試階段，每次都需要先手動輸入度信盒子的寄存器配置，再根據該寄存器配置進行圖像顯示的調試；這種需要多次輸入寄存器配置的方法會造成寄存器配置輸入不準確，影響調試時間和效率，進而影響整個測試過程的時間和效率。如何尋找一種能夠自動識別或顯示度信盒子寄存器配置的方法成為亟待解決的問題。

發明內容

本發明的目的是提供一種基于FPGA的圖像配置顯示方法，可以快速準確地顯示出FPGA采集的圖像，提高采集圖像的檢測效率。

為了實現上述目的，本發明采用如下技術方案：一種基于FPGA的圖像配置顯示方法，包括如下步驟：

S01：FPGA對圖像輸出端輸出的圖像進行采集，獲得并行圖像數據；

S02：FPGA產生圖像傳輸配置信號，并在所述圖像傳輸配置信號控制下將所述并行圖像數據通過度信盒子傳輸至上位機；

S03：FPGA將所述圖像傳輸配置信號存入寄存器中，并將圖像傳輸配置信號傳輸至度信盒子，所述度信盒子接收軟件接收到圖像傳輸配置信號之后，自動識別出圖像傳輸配置信號，并將識別出來的圖像傳輸配置信號傳輸至上位機；

S04：所述上位機根據接收到的圖像傳輸配置信號對接收到的圖像數據進行顯示。

進一步地，所述步驟S02中FPGA采用逐行傳輸方式進行所述并行圖像數據傳輸。

進一步地，所述步驟S02中圖像配置信號包括幀同步信號持續時間，幀同步信號到第一個行同步信號之間的間隔時間，行同步信號的消隱時間以及FPGA對對應圖像的配置電壓。

進一步地，所述步驟S03具體包括：

S031：FPGA以像素圖像時鐘為基準，計算所述圖像數據的幀同步信號持續時間t₁并存入第一寄存器中；