[發明專利]一種基于FPGA的圖像配置顯示方法

有效

• 申請號: 202011055056.9
• 申請日: 2020-09-30
• 公開（公告）號: CN112291552B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 葉紅磊;溫建新;葉紅波;蔣亮亮;姚清志
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H04N17/00
• 分類號: H04N17/00
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陶金龍

1.一種基于FPGA的圖像配置顯示方法，其特征在于，包括如下步驟：

S01：FPGA對圖像輸出端輸出的圖像進行采集，獲得并行圖像數據；

S02：FPGA產生圖像傳輸配置信號，并在所述圖像傳輸配置信號控制下將所述并行圖像數據通過度信盒子傳輸至上位機；其中，圖像配置信號包括幀同步信號持續時間，幀同步信號到第一個行同步信號之間的間隔時間，行同步信號的消隱時間以及FPGA對對應圖像的配置電壓；

S03：FPGA將所述圖像傳輸配置信號存入寄存器中，并將圖像傳輸配置信號傳輸至度信盒子，所述度信盒子接收軟件接收到圖像傳輸配置信號之后，自動識別出圖像傳輸配置信號，并將識別出來的圖像傳輸配置信號傳輸至上位機；

S04：所述上位機根據接收到的圖像傳輸配置信號對接收到的圖像數據進行顯示。

2.根據權利要求1所述的一種基于FPGA的圖像配置顯示方法，其特征在于，所述步驟S02中FPGA采用逐行傳輸方式進行所述并行圖像數據傳輸。

3.根據權利要求2所述的一種基于FPGA的圖像配置顯示方法，其特征在于，所述步驟S03具體包括：

S031：FPGA以像素圖像時鐘為基準，計算所述圖像數據的幀同步信號持續時間t₁并存入第一寄存器中；

S032：FPGA以像素圖像時鐘為基準，計算所述幀同步信號到第一個行同步信號之間的間隔時間t₂并存入第二寄存器中；

S033：FPGA以像素圖像時鐘為基準，計算行同步信號的消隱時間t₃并存入第三寄存器中；

S034：FPGA將FPGA對所述圖像的配置電壓存入第四寄存器中；

S035：FPGA將第一寄存器、第二寄存器、第三寄存器和第四寄存器中存儲的圖像傳輸配置信號傳輸至度信盒子；

S036：所述度信盒子接收軟件接收到圖像傳輸配置信號之后，自動識別出圖像傳輸配置信號，并將識別出來的圖像傳輸配置信號傳輸至上位機。

4.根據權利要求1所述的一種基于FPGA的圖像配置顯示方法，其特征在于，所述步驟S01包括如下步驟：

S011：FPGA通過MIPI接口采集圖像輸出端的圖像，獲得MIPI圖像數據；

S012：FPGA將MIPI圖像數據轉換為并行圖像數據。

5.根據權利要求1所述的一種基于FPGA的圖像配置顯示方法，其特征在于，所述步驟S03中FPGA通過I²C將圖像傳輸配置信號傳輸至度信盒子。

6.根據權利要求1所述的一種基于FPGA的圖像配置顯示方法，其特征在于，還包括步驟S05：根據所述上位機顯示的圖像進行圖像質量檢測。

7.根據權利要求1所述的一種基于FPGA的圖像配置顯示方法，其特征在于，所述步驟S02和步驟S03的順序可以互換或者同步進行。