[發明專利]高壓ESD結構

有效

• 申請號: 202011049234.7
• 申請日: 2020-09-29
• 公開（公告）號: CN111987094B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 韋敏俠
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明公開了一種高壓ESD結構，是平面版圖呈圓角矩形的MOS管結構，其漏區位于圓角矩形的中心區域；在俯視平面上將所述的圓角矩形劃分為頂部圓角以及底部圓角；在頂部圓角的弧形區域，具有重摻雜N型區及重摻雜P型區，互相平行且抵靠接觸；將漏區劃分為頂部漏區及底部漏區，頂部漏區中包含有接觸區，有源區的邊界在接觸區之外，與接觸區間隔一段距離；底部漏區包含有重摻雜N型注入區，所述重摻雜N型注入區的寬度小于有源區；處于最底端的漏區中不具有接觸孔，靠近中心區域的漏區中具有兩列接觸孔；在底部圓角區域，其重摻雜N型區與重摻雜P型區抵靠接觸，且重摻雜N型區與有源區邊界重疊。本發明器件結構能提高ESD能力。

技術領域

本發明涉及半導體器件設計與制造領域，特別是指一種高壓ESD結構。

背景技術

靜電是一種客觀的自然現象，產生的方式多種，如接觸、摩擦、電器間感應等。靜電的特點是長時間積聚、高電壓、低電量、小電流和作用時間短的特點。靜電在多個領域造成嚴重危害。摩擦起電和人體靜電是電子工業中的兩大危害，常常造成電子電器產品運行不穩定，甚至損壞。

隨著半導體集成電路的制造工藝的特征尺寸越來越小，芯片單元的尺寸也越來越小，芯片的抗靜電能力越來越變得重要。靜電放電對IC芯片破壞性的影響更加顯著。靜電往往會導致半導體組件以及計算機系統等形成一種永久性毀壞，因而影響集成電路的電路功能，而使電子產品工作不正常，所以必須設計一些保護措施或者功能來保護芯片不受靜電放電現象的破壞。

芯片上的ESD保護器件的設計需要考慮兩個方面的問題：一是ESD保護器件要能夠泄放大電流；二是ESD保護器件要能在芯片受到ESD沖擊時將芯片引腳端電壓箝制在安全的低電壓水平。一種如圖1所示的小尺寸的高壓方形ESD結構其上下長度達到320微米，是一種傳統的ESD器件，版圖結構大致呈圓角矩形的結構，一般就將其簡稱為方形，其底端分割成兩個靠在一起的圓角矩形，左右對稱完全相同。其漏區位于版圖的中心區域，這種結構的器件抗ESD能力比較弱，僅500V，無法滿足一些對ESD要求更高的應用場合。

發明內容

本發明所要解決的技術問題在于提供一種高壓ESD結構，提高其耐壓能力實現更高的耐壓性能。

為解決上述問題，本發明所述的高壓ESD結構，其平面版圖是呈圓角矩形的MOS管結構，其中MOS管的漏區位于圓角矩形的中心區域，多晶硅柵極環繞圍成圓角矩形的圖形；所述高壓方形ESD結構為左右對稱結構；

在俯視平面上，將所述的圓角矩形劃分為頂部圓角以及底部圓角；在頂部圓角的弧形區域，具有重摻雜N型區及重摻雜P型區，互相平行且抵靠接觸；所述弧形的重摻雜P型區位于外側，且其具有靠外側的第一弧形長邊和靠內側的第二弧形長邊；所述第二弧形長邊與重摻雜N型區接觸；所述重摻雜的P型區的內側還具有同樣呈弧形的多晶硅層，所述重摻雜P型區的第二弧形長邊在垂直投影方向上向內側延伸且超過多晶硅層的第一弧形長邊；

在位于圓角矩形的中心區域的漏區中，劃分為頂部漏區及底部漏區，在所述頂部漏區的區域，其有源區中包含有接觸區，有源區的邊界在接觸區之外，與接觸區間隔一段距離；

所述的接觸區，分為左右兩組、每組有多個的接觸孔，所述的左右兩組接觸孔接觸孔與有源區邊界具有一段距離；

所述的底部漏區，包含有重摻雜N型注入區，所述重摻雜N型注入區的邊界小于有源區；

所述的底部漏區中，處于最底端的漏區中不具有接觸孔，靠近中心區域的漏區中具有兩列接觸孔；

在底部圓角區域，具有重摻雜P型區及重摻雜N型區；所述重摻雜N型區與重摻雜P型區抵靠接觸；重摻雜N型區的內側還具有多晶硅層；所述重摻雜P型區在垂直投影方向上向內側延伸且超過多晶硅層的外邊界。

進一步的改進是，所述頂部漏區的有源區邊界與接觸孔的距離不小于20微米。