[發明專利]具有可調能態的電連接墊的半導體測試芯片及其制作方法

在審

• 申請號: 202011047828.4
• 申請日: 2020-09-29
• 公開（公告）號: CN114334684A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 郭浩中;丁肇誠
• 申請（專利權）人: 丁肇誠
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/488;H01L21/48
• 代理公司: 北京泰吉知識產權代理有限公司 11355
• 代理人: 史瞳;謝瓊慧

一種具有可調能態的電連接墊的半導體測試芯片，供用于半導體組件的打線可靠度測試，包含一半導體基底，及至少一設置在該半導體基底上的測試芯片，該至少一測試芯片具有一遠離該半導體基底的頂面，及一自該頂面露出的電連接墊，該電連接墊具有一金屬層，及一形成于該金屬層的表層的能態層，其中，該能態層結合于該金屬層，且具有與該金屬層不同的能隙。此外，本發明還提供該半導體測試芯片的制作方法。通過該能態層仿真誘導半導體組件于不同環境的氧化及腐蝕破壞狀況，得以加速利用該半導體測試芯片進行可靠度測試時的反應進行，以減少可靠度測試的時間。

技術領域

本發明涉及一種半導體芯片及其制作方法，特別是涉及一種用于打線可靠度測試的半導體測試芯片及其制作方法。

背景技術

隨著半導體制程技術的發展，半導體芯片的尺寸也越發微縮。其中，打線焊接則是能夠讓微縮尺寸的半導體芯片對外電連接的一重要技術，因此，如何確保半導體芯片的打線可靠度則是相關業者積極關注的重要課題。

半導體芯片用于對外電連接的金屬層一般是由鋁或銅構成。然而，鋁或銅容易吸附外在環境的異質離子，而表面吸附的異質離子(例如氯離子、氮離子等)因為表面能態與該金屬層不同，容易造成金屬層的腐蝕或與金屬層反應形成介金屬化合物，因此，當后續利用該金屬層進行打線或形成焊錫用銅凸塊對外電連接，并封裝制成半導體組件后，吸附于金屬層的異質離子隨著時間對該金屬層造成的腐蝕，或是導致金屬層與打線/銅凸塊之間的伽凡尼腐蝕(galvanic corrosion)越來越嚴重，從而影響金屬層的導電性，或是影響打線/銅凸塊與金屬層的密著性，使得打線/銅凸塊于半導體組件的使用過程剝離或脫落，而對組件的可靠度造成不良影響。

因此，為了確保半導體芯片的可靠度與良率，于封裝前一般會先對半導體組件進行打線的可靠度測試。然而，由于可靠度測試需模擬不同的環境條件并需要長時間測試，因此，相關測試極為耗時。

發明內容

本發明的目的在于提供一種供用于半導體組件的打線可靠度測試的具有可調能態的電連接墊的半導體測試芯片。

本發明的半導體測試芯片，包含半導體基底及至少一測試芯片。

該至少一測試芯片設置在該半導體基底上，包括反向該半導體基底的頂面，及至少一自該頂面對外裸露的電連接墊。該電連接墊包含金屬層及形成于該金屬層的表層的能態層，其中，該能態層結合于該金屬層，且具有與該金屬層不同的能隙。

較佳地，本發明所述的具有可調能態的電連接墊的半導體測試芯片，其中，該能態層包括含鹵素、氮、氧、氫等至少一種元素的金屬化合物。

較佳地，本發明所述的具有可調能態的電連接墊的半導體測試芯片，其中，該金屬層的構成材料為鋁、鋁合金，或銅、銅合金，其中，當該金屬層為銅或銅合金，該能態層選自CuClxOHy、CuxOHy、CuxNy、CuxNyOHz，及CuxOyNz的至少一者，x0,y0,z0；當該金屬層為鋁或鋁合金，該能態層選自AlClx、AlClxOHy、AlOHx、AlxNy、AlxNyOHz，及AlxOyNz的至少一者，x0,y0,z0。

較佳地，本發明所述的具有可調能態的電連接墊的半導體測試芯片，其中，該至少一測試芯片還包含測試電路、位于該測試電路上方并與該測試電路電連接的重布線路，及覆蓋該重布線路并具有至少一開口的介電層，且該至少一電連接墊與該重布線路連接并自該開口對外裸露。

較佳地，本發明所述的具有可調能態的電連接墊的半導體測試芯片，其中，該半導體測試芯片包含數個陣列分布于該半導體基底的測試芯片，陣列分布于該半導體基底的所述測試芯片可通過所述電連接墊串接而形成至少一可獨立對外電連接的導電電路。

較佳地，本發明所述的具有可調能態的電連接墊的半導體測試芯片，其中，該能態層是該金屬層經由電漿或腐蝕性氣體曝氣處理后形成。