[發(fā)明專利]高帶寬存儲器和具有該高帶寬存儲器的系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202011039790.6
• 申請日: 2020-09-28
• 公開（公告）號: CN113140240A
• 公開（公告）日: 2021-07-20
• 發(fā)明（設計）人: 吳成一;金南昇;李碩漢
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C8/12
• 分類號: G11C8/12;G06F12/0802
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張川緒;韓芳

公開了一種高帶寬存儲器和一種具有該高帶寬存儲器的系統(tǒng)。高帶寬存儲器包括緩沖器裸片和多個存儲器裸片，每個存儲器裸片包括至少一個第一處理元件存儲體組和至少一個第二處理元件存儲體組。所述至少一個第一處理元件存儲體組包括連接到一個或更多個第一存儲體輸入/輸出線組的一個或更多個第一存儲體以及連接到所述一個或更多個第一存儲體輸入/輸出線組和第一全局輸入/輸出線組的第一處理元件控制器，并且被配置為基于第一指令對從所述一個或更多個第一存儲體輸入/輸出線組中的一個存儲體輸入/輸出線組輸出的第一數(shù)據(jù)和通過第一全局輸入/輸出線組傳輸?shù)牡诙?shù)據(jù)執(zhí)行第一處理操作，第一指令是基于第一處理命令生成的。

本申請要求于2020年1月20日在韓國知識產權局提交的第10-2020-0007177號韓國專利申請的優(yōu)先權，該韓國專利申請的公開內容通過引用被完全包含于此。

技術領域

與示例實施例一致的方法和設備涉及一種高帶寬存儲器和一種具有該高帶寬存儲器的系統(tǒng)。

背景技術

高帶寬存儲器(HBM)可以包括邏輯裸片和堆疊在邏輯裸片上的多個存儲器裸片。具有高帶寬存儲器的系統(tǒng)可以包括高帶寬存儲器和控制單元(例如，中央處理單元(CPU)或圖形處理單元(GPU))。一般而言，高帶寬存儲器可以在控制單元的控制下存儲數(shù)據(jù)，并且控制單元可以執(zhí)行針對數(shù)據(jù)的處理操作。

發(fā)明內容

一個或更多個示例實施例提供了一種高帶寬存儲器以及一種具有該高帶寬存儲器的系統(tǒng)，該高帶寬存儲器能夠使用存儲在其中的數(shù)據(jù)在內部同時執(zhí)行不同的處理操作。

示例實施例不限于前面提及的目的，并且本領域技術人員基于以下描述將清楚地理解其他未提及的目的。

根據(jù)示例實施例的高帶寬存儲器包括：緩沖器裸片；以及多個存儲器裸片，堆疊在緩沖器裸片上。所述多個存儲器裸片中的每個包括至少一個第一處理元件存儲體組和至少一個第二處理元件存儲體組。所述至少一個第一處理元件存儲體組包括：一個或更多個第一存儲體，連接到一個或更多個第一存儲體輸入/輸出線組；以及第一處理元件控制器，連接到所述一個或更多個第一存儲體輸入/輸出線組和第一全局輸入/輸出線組，其中，第一處理元件控制器被配置為基于第一指令對從所述一個或更多個第一存儲體輸入/輸出線組中的一個第一存儲體輸入/輸出線組輸出的第一數(shù)據(jù)和通過第一全局輸入/輸出線組傳輸?shù)牡诙?shù)據(jù)執(zhí)行第一處理操作，第一指令是基于第一處理命令生成的。所述至少一個第二處理元件存儲體組包括：一個或更多個第二存儲體，連接到一個或更多個第二存儲體輸入/輸出線組；以及第二處理元件控制器，連接到所述一個或更多個第二存儲體輸入/輸出線組和第二全局輸入/輸出線組，其中，第二處理元件控制器被配置為基于第二指令來執(zhí)行從所述一個或更多個第二存儲體中的一個第二存儲體獲得第二數(shù)據(jù)并且將第二數(shù)據(jù)傳輸?shù)降诙州斎?輸出線組的第二處理操作，第二指令與基于第一處理命令生成的第一指令不同。第一全局輸入/輸出線組和第二全局輸入/輸出線組共同連接到數(shù)據(jù)總線。